JPS63274364A

JPS63274364A - 電力変換装置

Info

Publication number: JPS63274364A
Application number: JP10429787A
Authority: JP
Inventors: Hideki Miyazaki; 英樹宮崎; Kenichi Onda; 謙一恩田; Yasuo Matsuda; 松田　靖夫
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-04-30
Filing date: 1987-04-30
Publication date: 1988-11-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は電力変換装置に係り、特に電流容量の小さい制
御回路と電流容量の大きい電力用半導体素子を混在した
高耐圧集積回路装置（以後パワーＩＣと記す）を含む電
力変換装置の汎用性と拡張性の向上に関する。

〔従来の技術〕近年、モータやソレノイドの駆動回路、或いは電源等を
モノリシック集積回路化する需要が著しく、こうした用
途においては高耐圧（１００Ｖ以上）、大電流（ＬＡ以
上）の電力用半導体素子をトランジスタ・トランジスタ
・ロジック（ＴＴＬ）に対してコンパチブルで駆動する
機能が要求される。こうした要望に応えるものが、制御
回路と上記電力用半導体素子を単一の半導体基板に形成
したパワーＩＣである。パワーＩＣ化の利点としては、
高密度集積による小型・軽量化、及び低コスト化と保護
機能を内蔵した制御回路による使い易さ、信頼性の向上
が挙げられる。しかしながら、上述した各用途毎に機能
が異なることから、少量多品種の製造が必要であり、又
、現状では温度上昇の問題から、制御回路とともに集積
化できる電力用半導体素子の電流容量に限度があるとい
う欠点もある。現在のところ、パワーＩＣの汎用化は難
しく、用途別に設計するしかない。又、電流容量の増加
に関しては例えば５日経エレクトロニクス１９８７年１
月２６日号１３９Ｐ〜１５４Ｐに記載されているように
、電力用半導体素子として用いる電界効果トランジスタ
（ＭＯ８Ｆ、１１：Ｔ）のオン抵抗を低減し温度上昇を
抑制する方法や、電力用半導体素子と制御回路の熱的な
干渉を少なくするレイアウト等が考えられている。しか
しながらこうした対策も、今後の素子開発に負う所が大
きい。

〔発明が解決しようとする問題点〕

上記従来技術は、パワーＩＣを含んだ電力変換装置とし
ての汎用性と拡張性に関して配慮がされておらず、例え
ば、使用するパワーＩＣは負荷の容量に合わせて内蔵す
る電力用半導体素子を変える多品種の製造のためコスト
高となった。又、温度上昇に対する対策として、電力用
半導体素子と制御回路を十分離す必要があり、パワーＩ
Ｃのチップサイズが増加する問題もあった。

本発明の目的は、電流容量の異なる負荷に対しても適用
が可能で、汎用性、拡張性にも優れたパワーＩＣを含む
電力変換装置を提供することにある。

を問題点を解決するための手段〕上記目的は、パワーＩＣに多出力の機能を持たせ、他の
半導体装置を駆動するとともに、該半導体装置との併用
で多様な負荷に対応する電力変換装置を構成することに
より達成できる。

〔作用〕

本発明により電力変換装置に於けるパワーＩＣは、従来
どおり出力段に電力用半導体素子をスイッチ手段として
設け、制御回路から供給される駆動信号によりスイッチ
手段をオン、オフして負荷への出力電流を制御するとと
もに、スイッチ手段がオンの状態において第２の電流を
を出力する機能を有する。この第２の電流は、負荷への
出力電流に比べて電流容量は小さいが、上記制御回路に
より発生と終了の時点を制御できることから、他の半導
体装置に対する駆動信号として用いることができる。例
えば、パワーＩＣと上記他の半導体装置を並列化して負
荷に供給する電流の容量を増加することが可能となる他
、上記第２の電流を他の半導体装置に対する駆動回路と
して用いるなど、パワーＩＣを含んだ電力変換装置とし
ての汎用性。

拡張性が向上できる。

〔実施例〕

以下、本発明の一実施例を第１図と第２図を用いて説明
する。

第１図において、１はモノリシック集積回路装置であり
、好ましくは単一の半導体基板に集積化されたものであ
る。

制御回路２は外部から入力する制御信号７に応答して、
ＴｌＺ源８に接続しうる第１の端子４と、負荷１ｏに接
続しうる第２の端子５に接続されたスイッチ手段３に駆
動信号Ｉ８を供給する。バイポーラトランジスタ、ＭＯ
Ｓトランジスタ等の半導体スイッチ手段３は駆動信号１
３が供給される場合にオン状態となり、供給されない場
合にはオフ状態にある。電流１１は、スイッチ手段３が
オン状態において負荷１０に供給する電流であり、電圧
Ｖ□は端子Ｓを電位の基準として、スイッチ手段３の両
端の電圧を示す。第３の端子６は、本発明の特徴である
第２の電流工２を外部に出力する。

電圧Ｖ２は端子５を電位の基準として、上記第３の端子
６の電圧を表す。尚、上記電流工２は、電圧ｖ２により
端子６から端子５に向かって流しうる電流である。以上
の構成を持つ集積回路上は電源８．及び負荷１０とそれ
ぞれ接続されて閉回路を構成している。

次に、第２図により１本実施例の動作を説明する。同図
は、上述した駆動信号Ｉａ　ｐ　ｆＩｔ流Ｉ　Ｉ　Ｉ　
Ｚ。

及び電圧Ｖ　ｔ　Ｖ　ｚのタイムチャートを示している
。

まず、時刻ｔｘ＝ｔｚ及びｔ３〜１＋の期間に。

制御回路２から駆動信号工８がスイッチ手段３にＰえら
れ、スイッチ手段３はオン状態となり端子４から５に向
かって電流Ｉｔが流れる。この期間中、制御回路２から
は、本発明の特徴であるところの第２の電流Ｉ２が端子
６より出力される。

この関係を電流ＩＩ　、Ｉｚに対する電圧Ｖｌ　。

ＶＺで説明すると、駆動（＝号Ｉｓが与えられない期間
１＝０〜ｔ１では、スイッチ手段３はオフ状態にあり、
端子４と５の間で外部から印加される電源電圧Ｖｏ　を
ブロックしている。この状態を電圧■１の高レベルとす
れば、一方の電圧■２は、電流Ｉｚが出力されないため
、はぼ零マあり低レベルの状態にある。

次に、駆動信号が与えられスイッチ手段３がオン状態に
移ると、■１はスイッチ手段３を構成する電力用半導体
素子のオン電圧ｖｏ１１まで低下する。

この状態がｖｌの低レベルに相当する。この時、ｖ２に
て電流工２を流すだけの電位差が生じ、高レベルの状態
にある。

第２図に示したように、電流工１とＩ２及び電圧ｖ１と
ｖ２はそれぞれ実質的に同期している。

ただし、高レベル状態で電源電圧ｖＯに等しくなるｖｌ
に比べて、ＶＺの値は小さく、高レベル状態においても
制御回路の内部の信号電圧と同程度である。上述の電圧
ｖ２の印加により流しうる電流Ｉ２は信号レベルの電流
であり、スイッチ手段３が流しうる電流１１の許容値に
比べて小さい。

上記性質を持つ電流Ｉｚ、電圧ｖ２を出力することが本
実施例の特徴である。

第１図では、第２の電流工２の発生は制御回路２の持つ
機能としたが、この一実施例としては、第３図に表す構
成で実現できる。即ち、第３図において、制御回路２は
外部から入力する制御信号７に応答して次段に信号を出
力する論理回路２−１と該信号によりスイッチ手段３に
駆動信号工８を出力する第１の駆動回路２−２と、同じ
く上記信号により第２の電流Ｉ２を出力する第２の駆動
回路２−３からなる。ここで、前述の第２図に示した特
性を得るためには、第１の駆動回路２−２と第２の駆動
回路２−３を同期して動作させる必要がある。尚、第３
図に示す実施例では、第１図のスイッチ手段３をＮＰＮ
バイポーラトランジスタで構成している。又、同図で、
９は制御回路用電源を表している。ここで、同図に示し
た電源８（正極）、負荷１０及び集積回路装置１で接続
された閉回路の構成はローサイドスイッチと呼ばれる。

これに対して、接続の順序を電源（正極）。

集積回路装置、及び負荷とする場合をハイサイドスイッ
チと呼び、主に自動車用のランプ、ソレノイド等に対し
て使用される。第３図のローサイドスイッチの例では、
電流Ｉ２は端子６とスイッチ手段の両端の電位のうち低
い側の端子４．の間で流れる。

本発明はローサイドスイッチのみならず、ハイサイドス
イッチの場合にも適用できる。

次に、第２図の特性を得るための他の実施例として、第
４図に示すような構成でも良い。同図ではスイッチ手段
に電圧信号が駆動することができるＭＯＳＦＥＴ　３を
用いている。

第３図の実施例が制御回路内部で第１及び第２の駆動回
路により、スイッチ手段の駆動信号と第２の電流を発生
させたのに対して、本実施例では、制御回路内部には図
示されていないが、第３図に示した論理回路と上述の第
１の駆動回路が存在し、第２の駆動回路は無い。即ち、
制御回路からＭＯ５ＦＩｌ’Ｔ　３に与える電圧信号を
分岐し、次に増幅手段１１を介して第２の電流を生成し
、端子６から出力する。尚、途中で制御回路によりオン
、オフされるスイッチ手段１２−１及び１２−２が接続
されているが、これらはＭＯ５Ｆ［ＥＴ　３に与える電
圧信号の発生と終了の時点と、端子６から出力する第２
の電流の発生の終了の時点をそれぞれ、別々に制御する
ためである。ただし、両スイッチ手段がオンの状態では
、駆動信号と第２の電流は同期が得られている。

増幅手段１１は、電圧信号を分岐しただけでは第２の電
流の容量が足りない時、或いは外部からの干渉を避ける
ための目的で用いられ、バッファにより構成される。

１３に示す検出手段は、スイッチ手段３近傍の温度また
はスイッチ手段を流れる電流の少なくとも一方を検出し
、制御回路２に検出信号を与える。

ここで、温度又は電流の一方が所定の値を越える場合に
は、制御回路２はスイッチ手段１２−２をオフし、この
結果、ＭＯＳＦＥＴ　３もオフ状態となり、負荷に供給
される電流は遮断される。ただし、制御回路２内部の図
示されていない第１の駆動回路は電圧信号の出力を続け
ており、第２の電流の出力は継続される。

尚、改めて負荷に電流を供給する場合には、スイッチ手
段１２−２をオン状態にすればよい。

このように、駆動信号工δと第２の電流工２は。

基本的には同期しているが、スイッチ手段１２−１、及
び１２−２を設けることにより上記Ｉ８と工２を別々に
制御することが可能になる。

次に、本発明による集積回路を含む電力変換装置を用い
て、他の半導体装置を駆動し、該装置と前記電力変換装
置を併用することで、汎用性と拡張性を向上する実施例
を示す。

まず、第５図は、前述の第４図と同様の構成を持つ電力
変換装置を用いて、他の半導体素子を直接駆動する例で
ある。同図で、ＭＯ３ＦＩＥＴ　３−１〜３−６は３相
のインバータ構成に接続されている。

このように、スイッチ手段が複数個存在する場合には、
上記スイッチ手段と同数の第２の端子６−１〜６−６が
設けられ、それぞれの端子から第２の電流を出力してい
る。ここで、各相のＭＯＳＦＥＴでは、上側（３−１，
３−３，３−５）と下側（３−２，３−４，３−６）の
いずれがオン状態にあるかにより、第２の電流の基準と
する電位が異なる。又、相聞に対しても、上記基準とす
る電位の値が異なる。このため、各ＭＯ５ＦＥＴに対す
る電圧駆動信号及び第２の電流に基準とする電位の違い
を与えているのが、レベルシフタ１４である。

前述の第２の電流により駆動される半導体素子（本実施
例では、ＭＯＳＦＥＴ　１５−１〜１５−６）も３相の
インバータ構成をとる。該素子は、相及び上側か下側か
に関して前記集積回路１内の対応する位置に存在するＭ
ＯＳＦＥＴと並列動作が行えるように、これらのＭＯＳ
ＦＥＴの駆動信号を分岐した第２の電流を供給される。

尚、このＭＯＳＦＥＴ　１５−１〜１５−６は、単一の
半導体基体内に集積化されたモノリシック集積回路装置
であっても良いし、それぞれ別個の半導体基体に形成さ
れるものであっても良い。

第２の電流により駆動される阿０５ＦＥＴ　１５−１〜
１５−６はそれぞれ、集積回路１内部のＭＯ８ＦＩＥＴ
　３−１〜３−６に比べて大きい電流容量を有するもの
とする。

本実施例は３相の負荷を対象としているが、−例として
、Ｕの電流を流す場合について動作を説明し、残りの相
に関しては説明を省略大る。

始めに、制御回路２はＵ組上段のＭＯＳＦＥＴ　３−１
のＶ組下段のＭＯＳＦＥＴ　３−４をオンするための駆
動信号を出力する。ここで、Ｕ相に対する駆動信号はレ
ベルシフタ１４で電位の基準を電源１８の電圧に等しく
するように変更されている。

上記それぞれの駆動信号は増幅手段１１−１、及び１１
−４を介して第２の電流を形成し、端子６−３、及び６
−４から出力され、ＭＯＳＦＥＴ　１５−１および１５
−４を駆動し、オン状態とする。この間、上述の駆動信
号と第２の電流には遅延はないものとすれば、上記４つ
のＭＯＳＦＥＴは並列動作が可能となる。

前述のように、ＭＯＳＦＥＴ　１５−１及び１５−４は
ＭＯＳＦＥＴ　３−１及び３−４に比べて電流容量が大
きく、増幅手段を介した信号で駆動されるため、ＭＯＳ
ＦＥＴ　１５−１及び１５−４を流れる出力電流■４は
、　ＭＯＳＦＥＴ　３−１及び３−４を流れる出力電流
Ｉｌに比べて大きく、工１と■４の分担は制御回路２に
より継続され、両者の和が負荷１０に供給される。

次に、負荷１０の容量が変動し、上記■□がＭＯＳＦＥ
Ｔ　３−１及び３−４の電流容量を越える場合には、制
御回路２からの信号によりスイッチ手段１２−２及び１
２−７はオフ状態となり、上記素子をオフする。このと
き、ＭＯＳＦＥＴ　１５−１及び１５−４を流れる電流
工４が素子の電流容量を越えなければ、スイッチ手段１
２−１及び１２−８のオン状態のままであるが、容量を
越える場合には制御回路からの信号を受けて、これをオ
フする。

第５図の実施例では、第２の電流を電流容量の大きいＭ
ＯＳＦＥＴのゲートに供給し、集積回路１と上記ＭＯＳ
ＦＥＴの並列化で負荷に供給する電流の増加を図った。

同様にして、第６図の実施例に示すように、同じ構成の
集積回路どうしを並列に接続して、出力電流の増加を図
っても良い。即ち、第６図で、一方の集積回路１−１が
端子６−１から出力する第２の電流■２を、他方の集積
回路１−２の制御回路装置２−２に入力し、装置１−２
を上記電流工２に同期して動作させれば良い。この結果
、それぞれの装置におけるスイッチ手段のに、９５ＦＥ
７３−１及び３−２は並列動作し、負荷に対して各装置
の出力電流を加え合わせた２倍の電流を供給できる。

第５図及び第６図の実施例で集積回路１と他の半導体装
置の並列化は、集積回路内部に含まれるＭＯＳＦＥＴで
構成されたスイッチ手段３と、他の半導体装置に含まれ
るＭＯＳＦＥＴが同数であり、これら両ＭＯ３ＦＥＴは
対応する位置どうしが並列動作した。しかしながら、両
ＭＯ３ＦＥＴは必ずしも同数である必要はない。

以上述べたように、集積回路１は負荷に電流工１を供給
するスイッチとして働くとともに、他の半導体装置に第
２の電流Ｉｚを出力することで、駆動回路としても機能
する特徴を持つ。ここで、上記Ｉｌが他の半導体装置か
ら負荷に供給する電流Ｉ４に比べて十分小さい場合を考
えれば、集積回路１は実質的には、駆動回路としてのみ
働くと考えて良い。

そこで、第７図には、集積回路１をパワートランジスタ
１５のベース駆動回路として用いた実施例を示す。同図
で、集積回路１の端子４は電源８の正極に、また、端子
５はパワートランジスタのベース電極に接続され、スイ
ッチ手段であるＭＯＳＦＥＴ　３はトランジスタのベー
ス電流を制御する。

ここで、端子６と端子５の間には図示した方向にツェナ
ーダイオード１６が接続される。このツェナーダイオー
ドは、ツェナー特性で一定となる逆方向電圧ｖ２が、Ｍ
ＯＳＦＥＴのしきい値より大きく、端子５を電位の基準
としたＭＯＳＦＥＴのオン時の駆動・信号電圧Ｖｇより
は小さいものとする。又、パワートランジスタと電源８
の負極の間には、負荷１ｏとともに過電流の検出手段１
３が設けられている。本実施例では、パワートランジス
タ１５の許容する電流容量の範囲で動作させる時には、
スイッチ手段１２−２をオン、１２−１をオフ状態とす
る。制御回路２はＭＯＳＦＥＴ　３のゲート電極に駆動
信号電圧Ｖ、を印加して該素子をオン状態とし。

電流Ｘ１を流す。こうして、ベース電流１１を供給され
たトランジスタ１５はオン状態となり、負荷１０に電流
工４を供給する。

電流Ｉ４が過電流でない範囲では、上述の動作を継続す
る。しかし、何らかの理由でトランジスタ或いは負荷の
許容する電流容量を越える過電流が発生し、検出手段１
３から制御回路２に検出信号が出力されると、スイッチ
手段１２−１は制御回路２からの信号を受けてオン状態
に変わる。

この結果、ＭＯＳＦＥＴ　３のゲート電圧はツェナーダ
イオードの一定な電圧ｖ２にクランプされ、ベース電圧
Ｉｔは減少し、同時に、負荷に供給する電流Ｉ４も減少
する。その後、過電流の発生要因が解消されると、再び
スイッチ手段１２−１をオフ状態に戻し、電流Ｉｎを通
常のレベルまで増加する。

このように、本実施例では第２の端子６をツェナーダイ
オードを接続して、ＭＯＳＦＥＴ　３に対する駆動信号
電圧のクランプを行う目的で使用することが特徴である
。

〔発明の効果〕

本発明によれば、パワーＩＣを含む電力変換装置と電流
容量の大きい他の半導体装置の並列化により出力電流の
増加が可能になる他、パワーＩＣを他の半導体装置の駆
動回路として用いる場合に。

過電流発生時のクランプを持たせることができる等、パ
ワーＩＣと他の装置との併用で従来のパワーＩＣにない
汎用性と拡張性の向上が実現できる。

【図面の簡単な説明】

第１図は本発明電力変換装置の機能的な構成図、第２図
は第１図の動作説明図、第３図は制御回路内部で第２の
電流を形成する場合のブロック図、第４図は駆動信号を
分岐して第２の電流を形成する場合のブロック図、第５
図は他の半導体装置との並列動作を行う場合のブロック
図、第６図は集積回路どうしの並列動作を行う場合のブ
ロック図、第７図は集積回路を過電流発生時にクランプ
機能を具えた駆動回路として用いる場合のブロック図で
ある。１・・・多出力のモノリシック集積回路装置、２・・・
制御回路、３・・・スイッチ手段及び半導体素子（ＭＯ
ＳＦＥＴ等）を用いた具体的な構成、４・・・第１の端
子、５・・・第２の端子、６・・・第３の端子、７・・
・制御信号、８・・・電源、９・・・制御回路用電源、
１０・・・負荷、１１・・・増幅手段、１２・・・スイ
ッチ手段、１３・・・検出手段、１４・・・レベルシフ
タ、１５・・・他の半導体装置、１６・・・ツェナーダ
イオード。

Claims

【特許請求の範囲】１、第１及び第２の端子を有し、前記第１及び第２の端
子に接続され、駆動信号に応答してオン或るいはオフ状
態となり、第１の電流を制御する少なくとも１個のスイ
ッチ手段と、外部から入力する制御信号に応答して前記
スイッチ手段に前記駆動信号を与える制御回路を具えた
モノリシック集積回路と、該集積回路の前記第１の端子に接続される電源と、前記
第２の端子に接続される負荷とが直列に接続されて閉回
路を構成する電力変換装置において、前記モノリシック集積回路に第３の端子を設け、前記ス
イッチ手段の端子のうち、一方の端子を基準電位として
、前記第３の端子と前記基準電位の間に、前記スイッチ
手段が流す第１の電流の許容される値に比べて、小さい
値の第２の電流を流しうるとともに、前記第２の電流は
前記第１の電流に同期することを特徴とする電力変換装
置。２、特許請求の範囲第１項において、前記モノリシック
集積回路内部の前記基準電位に対する前記スイッチ手段
両端の電圧を第１の電圧、前記基準電位に対する前記第
３の端子の電圧を第２の電圧とし、前記第２の電圧は前
記第１の電圧に同期するとともに、高レベル状態での前
記第２の電圧は、同じく高レベル状態での第１の電圧に
比べて小さいことを特徴とする電力変換装置。３、特許請求の範囲第１項において、前記集積回路内部
の前記制御回路を構成する半導体素子の耐電圧又は電流
容量は、前記スイッチ手段を構成する半導体素子の耐電
圧又は電流容量に比べて小さくするとともに、前記制御
回路と前記スイッチ手段は、半導体基体内に互いに絶縁
分離されて形成され、該絶縁分離の耐電圧は、前記外部
の電源の電圧に比べて大きいことを特徴とする電力変換
装置。４、特許請求の範囲第３項において、前記駆動信号の発
生と終了の時点及び、前記第２の電流の発生と終了の時
点は、それぞれ別々に制御可能であることを特徴とする
電力変換装置。５、特許請求の範囲第４項において、前記第１の電流又
はスイッチ手段近傍の温度のうち少なくとも一方を検出
する検出手段を具えるとともに、前記検出手段は前記制
御回路に検出信号を伝達し、前記第１の電流又は温度の
うち少なくとも一方が所定の値に比べて大きくなる場合
には、前記第１の電流又は前記第２の電流の少なくとも
一方を遮断することを特徴とする電力変換装置。