JPS6328075A - シヨツトキ接合形バリキヤツプダイオ−ド - Google Patents
シヨツトキ接合形バリキヤツプダイオ−ドInfo
- Publication number
- JPS6328075A JPS6328075A JP61172045A JP17204586A JPS6328075A JP S6328075 A JPS6328075 A JP S6328075A JP 61172045 A JP61172045 A JP 61172045A JP 17204586 A JP17204586 A JP 17204586A JP S6328075 A JPS6328075 A JP S6328075A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- schottky junction
- epitaxial layer
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、化合物半導体層と電極との界面に超階段形シ
ョットキ接合を形成したバリキャップダイオードに関す
るものである。
ョットキ接合を形成したバリキャップダイオードに関す
るものである。
従来の技術
高周波用低雑音バリキャップダイオードとして、多数キ
ャリヤによる伝導であることにより逆方向回復時間が短
かく、順方向立上り電圧が低いショットキ接合形のもの
が用いられている。さらに、基板材料としては、電子移
動度が大きいＧａＡｓ等の化合物半導体が用いられてい
る。このような化合物半導体の基材を用いたショットキ
接合形バリキャップダイオードの構造は、第３図に示す
メサ形のものが主であった。
ャリヤによる伝導であることにより逆方向回復時間が短
かく、順方向立上り電圧が低いショットキ接合形のもの
が用いられている。さらに、基板材料としては、電子移
動度が大きいＧａＡｓ等の化合物半導体が用いられてい
る。このような化合物半導体の基材を用いたショットキ
接合形バリキャップダイオードの構造は、第３図に示す
メサ形のものが主であった。
この構造は、高不純物濃度（ｎ十）のｎ形のＧａ Ａｓ
基板１の上に、低不純物濃度（ｎ−）のｎ形のＧａＡｓ
をエピタキシャル成長させてエピタキシャル層２が形成
され、エピタキシャル層２の中に、これよりも高濃度に
ｎ形の不純物を拡散させてｎ領域３が形成され、ｎ領域
３の上に白金（Ｐｔ）等のショットキ電極４が形成され
、表面から１〜２μｍの深さまでメサエッチングを施し
て形成したメザ部分５に酸化シリコン膜や窒化シリコン
膜の絶縁膜６が形成され、ＧａＡｓ基板の裏面にオーミ
ック電極７が形成された構造である。
基板１の上に、低不純物濃度（ｎ−）のｎ形のＧａＡｓ
をエピタキシャル成長させてエピタキシャル層２が形成
され、エピタキシャル層２の中に、これよりも高濃度に
ｎ形の不純物を拡散させてｎ領域３が形成され、ｎ領域
３の上に白金（Ｐｔ）等のショットキ電極４が形成され
、表面から１〜２μｍの深さまでメサエッチングを施し
て形成したメザ部分５に酸化シリコン膜や窒化シリコン
膜の絶縁膜６が形成され、ＧａＡｓ基板の裏面にオーミ
ック電極７が形成された構造である。
この構造によれば、ｎ領域３とショットキ電極４との界
面において超階段形ショットキ接合が形成され、容量の
電圧依存性を大きくすることができるとともに、逆方向
バイアス印加時に表面での空乏層の延びをメサ部分５で
制限することができ、このため、１／ｆ雑音の原因とな
る表面リーク電流が流れる距離が短かくなり、１／ｆ雑
音を小さくすることができる。
面において超階段形ショットキ接合が形成され、容量の
電圧依存性を大きくすることができるとともに、逆方向
バイアス印加時に表面での空乏層の延びをメサ部分５で
制限することができ、このため、１／ｆ雑音の原因とな
る表面リーク電流が流れる距離が短かくなり、１／ｆ雑
音を小さくすることができる。
発明が解決しようとする問題点
従来のメサ形構造では、メサエッチングの深さがエピタ
キシャル層の厚さと同程度になる。この厚さは通常１〜
２μｍであるので、表面側の周縁部に大きな段差ができ
、この段差部分、特にエッチ部分を酸化シリコン膜や窒
化シリコン膜の絶縁膜で完全にカバーする事が困難であ
った。このため信頼性の上で問題があった。
キシャル層の厚さと同程度になる。この厚さは通常１〜
２μｍであるので、表面側の周縁部に大きな段差ができ
、この段差部分、特にエッチ部分を酸化シリコン膜や窒
化シリコン膜の絶縁膜で完全にカバーする事が困難であ
った。このため信頼性の上で問題があった。
このため、メサ構造にかえてブレーナ形の構造にすると
表面での断差がなくなり上記の問題は無くなるが１表面
に沿った空乏層の広がりが大きくなり表面リーク電流の
流れる距離が長くなって１／ｆ雑音が大きくなる不都合
があった。
表面での断差がなくなり上記の問題は無くなるが１表面
に沿った空乏層の広がりが大きくなり表面リーク電流の
流れる距離が長くなって１／ｆ雑音が大きくなる不都合
があった。
本発明は、ブレーナ形構造にして信頼性を高めるととも
に、表面に沿った空乏層の広がりを抑えて１／ｆ雑音を
小さくすることを目的とするものである。
に、表面に沿った空乏層の広がりを抑えて１／ｆ雑音を
小さくすることを目的とするものである。
問題点を解決するための手段
本発明のショット牛接合形バリキャップダイオードは、
ｎ形不純物を高濃度に含んだ化合物半導体基板と、同基
板の上に形成された低不純物濃度のｎ形のエピタキシャ
ル層と、同エピタキシャル層内にこれよりも高濃度にｎ
形不純物を選択拡散して形成された第１の領域および同
第１の領域を取り囲むリング状の第２の領域と、端縁が
前記第１の領域を越えて前記エピタキシャル層内の一部
にまで延在して表面に形成されたショットキ電極と、前
記化合物半導体基板の表面に形成された絶縁膜を備える
とともに前記第１の領域と前記ショットキ電極の界面で
超階段形ショットキ接合を形成したものである。
ｎ形不純物を高濃度に含んだ化合物半導体基板と、同基
板の上に形成された低不純物濃度のｎ形のエピタキシャ
ル層と、同エピタキシャル層内にこれよりも高濃度にｎ
形不純物を選択拡散して形成された第１の領域および同
第１の領域を取り囲むリング状の第２の領域と、端縁が
前記第１の領域を越えて前記エピタキシャル層内の一部
にまで延在して表面に形成されたショットキ電極と、前
記化合物半導体基板の表面に形成された絶縁膜を備える
とともに前記第１の領域と前記ショットキ電極の界面で
超階段形ショットキ接合を形成したものである。
作用
本発明の構造によれば、表面に段差がなく基板表面に絶
縁膜を完全に付けることができるとともに、表面に沿っ
た空乏層の広がりをリング状の第２のｎ領域でくい止め
ることができる。
縁膜を完全に付けることができるとともに、表面に沿っ
た空乏層の広がりをリング状の第２のｎ領域でくい止め
ることができる。
実施例
第１図は、本発明のショットキ接合形バリキャップダイ
オードの実施例の構造断面図であり、不純物濃度がＩ
Ｘ １０”／ｃｎｔの高不純物濃度（ｎ＋）のｎ形のＧ
ａＡｓ基板１の上にＧａＡｓをエピタキシャル成長させ
て不純物濃度が５ Ｘ １０１５／ｃＪの低不純物濃度
（ｎ−）のｎ形のエピタキシャル層２が形成され、この
エピタキシャル層２の中にｎ形の不純物を選択拡散し、
不純物濃度が１０１６〜１０１７／ｃ＋ｊに選定された
第１のｎ領域３とこれを取り囲むリング状の第２のｎ領
域８が同時に形成され、端縁が第１のｎ領域３を越えて
エピタキシャル層２の一部にまで延在させる関係を成立
させで表面に白金（Ｐｔ）の単層膜あるいはチタン（Ｔ
ｉ）、白金、金（Ａｕ）の棲層膜によるショットキ電極
４が形成され、ＧａＡｓ基板１の表面にＣＶＤ法による
酸化シリコン膜とプラズマＣＶＤ法による窒化シリコン
膜の二層の被膜からなる絶縁膜６が形成され、ＧａＡｓ
基板１の裏面に金・ゲルマニウム合金膜（Ａｕ−Ｇｅ）
膜と、さらにこの五に金膜を接層したオーミック電極７
が形成された構造のものである。
オードの実施例の構造断面図であり、不純物濃度がＩ
Ｘ １０”／ｃｎｔの高不純物濃度（ｎ＋）のｎ形のＧ
ａＡｓ基板１の上にＧａＡｓをエピタキシャル成長させ
て不純物濃度が５ Ｘ １０１５／ｃＪの低不純物濃度
（ｎ−）のｎ形のエピタキシャル層２が形成され、この
エピタキシャル層２の中にｎ形の不純物を選択拡散し、
不純物濃度が１０１６〜１０１７／ｃ＋ｊに選定された
第１のｎ領域３とこれを取り囲むリング状の第２のｎ領
域８が同時に形成され、端縁が第１のｎ領域３を越えて
エピタキシャル層２の一部にまで延在させる関係を成立
させで表面に白金（Ｐｔ）の単層膜あるいはチタン（Ｔ
ｉ）、白金、金（Ａｕ）の棲層膜によるショットキ電極
４が形成され、ＧａＡｓ基板１の表面にＣＶＤ法による
酸化シリコン膜とプラズマＣＶＤ法による窒化シリコン
膜の二層の被膜からなる絶縁膜６が形成され、ＧａＡｓ
基板１の裏面に金・ゲルマニウム合金膜（Ａｕ−Ｇｅ）
膜と、さらにこの五に金膜を接層したオーミック電極７
が形成された構造のものである。
この構造によれば、第１のｎ領域３とショットキ電極４
との界面に超階段形ショットキ接合が形成され、逆方向
バイアス印加時に表面に沿った空乏層の広がりをリング
状の第２のｎ領域７で（い止めることができる。この結
果、表面リーク電流が流れる距離が短く制限されるため
表面の結品欠陥に起因する１／ｆ雑音を小さく抑えるこ
とができる。
との界面に超階段形ショットキ接合が形成され、逆方向
バイアス印加時に表面に沿った空乏層の広がりをリング
状の第２のｎ領域７で（い止めることができる。この結
果、表面リーク電流が流れる距離が短く制限されるため
表面の結品欠陥に起因する１／ｆ雑音を小さく抑えるこ
とができる。
なお、ショットキ電極４の端縁が、第１のｎ領域３を越
えてエピタキシャル層２の一部にまで延在しているのは
、ショットキ電極４のすべてが工ビタキシャル層２より
も不純物濃度の高い第１のｎ領域３内にある場合には、
ショットキ電極４の端縁での空乏層の広がりが狭くなる
ためそこに電界が集中し、耐圧が低くなるので、ショッ
トキ電極４の端縁を不純物濃度の薄いエピタキシャル層
３まで広げて端縁での空乏層を少し広げ、いわゆる空乏
層の曲率をゆるめて耐圧を上げるためである。
えてエピタキシャル層２の一部にまで延在しているのは
、ショットキ電極４のすべてが工ビタキシャル層２より
も不純物濃度の高い第１のｎ領域３内にある場合には、
ショットキ電極４の端縁での空乏層の広がりが狭くなる
ためそこに電界が集中し、耐圧が低くなるので、ショッ
トキ電極４の端縁を不純物濃度の薄いエピタキシャル層
３まで広げて端縁での空乏層を少し広げ、いわゆる空乏
層の曲率をゆるめて耐圧を上げるためである。
次に、第２図にプレーナ構造であって、リング状の第２
のｎ領域があるものとないもののキャリア対雑音比（Ｃ
／Ｎ）による雑音の比較を示す。
のｎ領域があるものとないもののキャリア対雑音比（Ｃ
／Ｎ）による雑音の比較を示す。
図に示すように、ｎ領域のリングを付けることによりＣ
／Ｎ、ひいては１／ｆ雑音が改善されていることがよく
わかる。
／Ｎ、ひいては１／ｆ雑音が改善されていることがよく
わかる。
発明の効果
本発明のショットキ接合形バリキャップダイオードによ
れば、プレーナ構造にして表面に段差を無くし、表面を
完全に絶縁膜で覆って信頼性を高めるとともに、ショッ
トキ電極の周囲にｎ領域のリングを付けることにより１
／ｆ雑音を小さく抑えることができる効果が奏される。
れば、プレーナ構造にして表面に段差を無くし、表面を
完全に絶縁膜で覆って信頼性を高めるとともに、ショッ
トキ電極の周囲にｎ領域のリングを付けることにより１
／ｆ雑音を小さく抑えることができる効果が奏される。
第１図は本発明のショットキ接合形バリキャップダイオ
ードの実施例を示す構造断面図、第２図はプレーナ構造
の従来のものと本発明のものとのＣ／Ｈの比較図、第３
図は従来のショットキ接合形のバリキャップダイオード
のメサ構造の構造断面図である。 １・・・・・・ＧａＡｓ基板、２・・・・・・エピタキ
シャル層、３・・・・・・第１のｎ領域、４・・・・・
・ショットキ電極、６・・・・・・絶縁膜、７・・・・
・・オーミック電極、８・・・・・・リング状の第２の
ｎ領域。
ードの実施例を示す構造断面図、第２図はプレーナ構造
の従来のものと本発明のものとのＣ／Ｈの比較図、第３
図は従来のショットキ接合形のバリキャップダイオード
のメサ構造の構造断面図である。 １・・・・・・ＧａＡｓ基板、２・・・・・・エピタキ
シャル層、３・・・・・・第１のｎ領域、４・・・・・
・ショットキ電極、６・・・・・・絶縁膜、７・・・・
・・オーミック電極、８・・・・・・リング状の第２の
ｎ領域。
Claims (1)
- ｎ形不純物を高濃度に含んだ化合物半導体基板と、同基
板の上に形成された低不純物濃度のｎ形のエピタキシャ
ル層と、同エピタキシャル層内にこれよりも高濃度にｎ
形不純物を選択拡散して形成された第１の領域および同
第１の領域を取り囲むリング状の第２の領域と、端縁が
前記第１の領域を越えて前記エピタキシャル層の一部に
まで延在して表面に形成されたショットキ電極と、前記
化合物半導体基板の表面に形成された絶縁膜を備えると
ともに前記第１の領域と前記ショットキ電極の界面に超
階段形ショットキ接合を形成したことを特徴とするショ
ットキ接合形バリキャップダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61172045A JPS6328075A (ja) | 1986-07-22 | 1986-07-22 | シヨツトキ接合形バリキヤツプダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61172045A JPS6328075A (ja) | 1986-07-22 | 1986-07-22 | シヨツトキ接合形バリキヤツプダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6328075A true JPS6328075A (ja) | 1988-02-05 |
Family
ID=15934513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61172045A Pending JPS6328075A (ja) | 1986-07-22 | 1986-07-22 | シヨツトキ接合形バリキヤツプダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6328075A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0298175A (ja) * | 1988-10-04 | 1990-04-10 | Nec Corp | 超高周波ダイオード |
-
1986
- 1986-07-22 JP JP61172045A patent/JPS6328075A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0298175A (ja) * | 1988-10-04 | 1990-04-10 | Nec Corp | 超高周波ダイオード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12302624B2 (en) | Wide band gap semiconductor electronic device having a junction-barrier Schottky diode | |
| JP2007305609A (ja) | 半導体装置 | |
| US6562706B1 (en) | Structure and manufacturing method of SiC dual metal trench Schottky diode | |
| US20210098579A1 (en) | Schottky diode with high breakdown voltage and surge current capability using double p-type epitaxial layers | |
| JP2012059823A (ja) | 半導体装置およびその製造方法 | |
| JPH0766433A (ja) | 半導体整流素子 | |
| US10529867B1 (en) | Schottky diode having double p-type epitaxial layers with high breakdown voltage and surge current capability | |
| TWI827222B (zh) | 肖特基能障二極體 | |
| US6657273B2 (en) | Termination for high voltage schottky diode | |
| JP4075218B2 (ja) | ヘテロ接合型半導体装置 | |
| JP3192809B2 (ja) | 高耐圧炭化珪素ショットキ−・ダイオ−ド | |
| JPH05259436A (ja) | ショットキバリア整流半導体装置 | |
| US20140117412A1 (en) | Heterojunction Transistor and Manufacturing Method Therefor | |
| JP2005005486A (ja) | 炭化けい素半導体装置 | |
| JPH0465532B2 (ja) | ||
| JPH11112005A (ja) | 半導体装置 | |
| KR102783636B1 (ko) | ＳｉＣ 쇼트키 다이오드 소자 및 그 제조 방법 | |
| JP2000058873A (ja) | ショットキーバリア半導体装置 | |
| JP3622581B2 (ja) | ショットキバリアダイオードの製造方法 | |
| JPH05275719A (ja) | 半導体素子およびその製造方法 | |
| JP3539408B2 (ja) | 電界効果トランジスタ | |
| JPH06177404A (ja) | 半導体ダイオード | |
| JPH10117002A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JPH1070290A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JPH0969637A (ja) | ダイオード |