JPS6328094A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPS6328094A JPS6328094A JP61171376A JP17137686A JPS6328094A JP S6328094 A JPS6328094 A JP S6328094A JP 61171376 A JP61171376 A JP 61171376A JP 17137686 A JP17137686 A JP 17137686A JP S6328094 A JPS6328094 A JP S6328094A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- circuit board
- insulating substrate
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電子機器に使用される回路基板に関するもので
ある。
ある。
従来の技術
従来、各種の電子機器に使用される回路基板どして第6
図のものがある。第6図中、lはスルーホールlaを設
けたセラミック等の絶縁基板、2は絶縁基板1の面上に
銀パラジウム等を印刷後焼成して形成された導電層、3
は酸化ルテニウム等を印刷後焼成して形成された抵抗層
、4は導電層z上を選択的に形成し、導電層2及び抵抗
yFI/3を保護する絶縁層、5は導電層2の電極部2
aに半田付されたチップ状コンデンサ、トランジスタ等
の回路部品、6は両端が基板lの上、下面に形成された
導電層2に半田7によって加熱溶着された導電性のピン
である。
図のものがある。第6図中、lはスルーホールlaを設
けたセラミック等の絶縁基板、2は絶縁基板1の面上に
銀パラジウム等を印刷後焼成して形成された導電層、3
は酸化ルテニウム等を印刷後焼成して形成された抵抗層
、4は導電層z上を選択的に形成し、導電層2及び抵抗
yFI/3を保護する絶縁層、5は導電層2の電極部2
aに半田付されたチップ状コンデンサ、トランジスタ等
の回路部品、6は両端が基板lの上、下面に形成された
導電層2に半田7によって加熱溶着された導電性のピン
である。
発明が解決しようとする問題点
上記構成によれば、導電層2が、厚膜技術により印刷、
焼成して形成されており、この印刷、焼成は約850C
’″で高温処理されるので処理過程における導電層2の
割れ等が生じ易く信頼性に欠けるという問題点があった
。又絶縁基板1の両面に形成された導電52を電気的な
導通を図るのにピン6を必要とし、又このピン6と導電
層2との半[日付作業を必要とし、このため部品点数及
び作業工程の増加をもたらすという問題点があった。
焼成して形成されており、この印刷、焼成は約850C
’″で高温処理されるので処理過程における導電層2の
割れ等が生じ易く信頼性に欠けるという問題点があった
。又絶縁基板1の両面に形成された導電52を電気的な
導通を図るのにピン6を必要とし、又このピン6と導電
層2との半[日付作業を必要とし、このため部品点数及
び作業工程の増加をもたらすという問題点があった。
本発明は上記問題点を解決した回路基板を提供すること
を目的とする。
を目的とする。
問題点を解決するための手段
本発明は、絶縁基板に導TF、層を被覆し、その導電層
を選択除去して電極部及配線部を形成したものである。
を選択除去して電極部及配線部を形成したものである。
作用
この構成は、構成及び作業工程の簡略化、高密度実装の
向上を計る。
向上を計る。
実施例
次に本発明になる回路基板の実施例について説明する。
第1図、第2図は本発明に係る回路基板の第1実施例で
、第1図は要部断面図、第2図は製造工程図である。第
1図中、11はスルーホールllaを設けたセラミック
、ガラス等の絶縁基板、13は酸化ルテニウム、カーボ
ン等を印刷後焼成して形成され、抵抗素子を構成する抵
抗層、には絶縁基板11の面上及びスルーホールlla
の内壁にD4等の導電材で形成された導電層、14は導
電層12上を選択に形成し、導″¥L層12及び抵抗層
13を保護する絶縁層、15は導電層12の電極部12
aに半田20によって加熱溶着されたチップ状コンデン
サ、トランジスタ等の回路部品である。
、第1図は要部断面図、第2図は製造工程図である。第
1図中、11はスルーホールllaを設けたセラミック
、ガラス等の絶縁基板、13は酸化ルテニウム、カーボ
ン等を印刷後焼成して形成され、抵抗素子を構成する抵
抗層、には絶縁基板11の面上及びスルーホールlla
の内壁にD4等の導電材で形成された導電層、14は導
電層12上を選択に形成し、導″¥L層12及び抵抗層
13を保護する絶縁層、15は導電層12の電極部12
aに半田20によって加熱溶着されたチップ状コンデン
サ、トランジスタ等の回路部品である。
次に、第2図(A)〜(F)により、製法について説明
する。まず、同図(A)に示す如く予め上、下面を貫通
するスルーホールllaを加工したセラミック等の絶縁
基板11を用意する6次に、絶縁基板11の上、下面に
酸化ルテニウム混入の液状の抵抗材を印刷し、焼成して
抵抗層13を形成する0次に、同図(C)に示す如く約
50C°の温度雰囲気で銅メッキして、絶縁基板11の
面上、スルーホールllaの内壁及び抵抗層13の上面
を導電層で被覆する。ここで、銅で形成される導電層1
2の厚さは20〜100−阻の範囲であるが、絶縁基板
が電気メッキされないので、まず無電解メッキあるいは
スパッタで数yLmの導電層を形成し1次に電気メッキ
して所定の膜厚をもった導電層を形成すると効果的であ
る。
する。まず、同図(A)に示す如く予め上、下面を貫通
するスルーホールllaを加工したセラミック等の絶縁
基板11を用意する6次に、絶縁基板11の上、下面に
酸化ルテニウム混入の液状の抵抗材を印刷し、焼成して
抵抗層13を形成する0次に、同図(C)に示す如く約
50C°の温度雰囲気で銅メッキして、絶縁基板11の
面上、スルーホールllaの内壁及び抵抗層13の上面
を導電層で被覆する。ここで、銅で形成される導電層1
2の厚さは20〜100−阻の範囲であるが、絶縁基板
が電気メッキされないので、まず無電解メッキあるいは
スパッタで数yLmの導電層を形成し1次に電気メッキ
して所定の膜厚をもった導電層を形成すると効果的であ
る。
次に、同図(D)に示す如く、導電層12をエツチング
して不要部分を除去し、電極部12a、配線?L12b
及び配線部12bと導通するスルーホール電極部12c
を形成する1次に、同図(E)に示す如く、導電層12
及び抵抗層13を保護する絶縁層14を電極部12を除
き印刷後乾燥して形成する。最後に、同図(F)に示す
如くチー2プ状コンデンサあるいはトランジスタ素子等
の回路部品を半田21の加熱溶着により電極部12aと
導通固着し、以上により回路基板が完成する。 i3
図は本発明に係る回路基板の第2実施例を示す要部断面
図である0図中、第1図と同一部分は同一符合を付し、
その説明を省略する。第3図中、11は絶縁基板、12
は導電層、13は抵抗素子を形成する抵抗層、16接着
剤、17はjit着剤16を介して絶縁基板11に固着
される耐熱性及び電気絶縁性にすぐれたポリイミド系の
合成樹脂からなる絶縁フィルム、18は絶縁フィルム1
7に固着され銅またはアルミ等の導電材で配線部tab
及び電極部18aを形成する第2の導電層、14は導電
層18の電極部18aを除き。
して不要部分を除去し、電極部12a、配線?L12b
及び配線部12bと導通するスルーホール電極部12c
を形成する1次に、同図(E)に示す如く、導電層12
及び抵抗層13を保護する絶縁層14を電極部12を除
き印刷後乾燥して形成する。最後に、同図(F)に示す
如くチー2プ状コンデンサあるいはトランジスタ素子等
の回路部品を半田21の加熱溶着により電極部12aと
導通固着し、以上により回路基板が完成する。 i3
図は本発明に係る回路基板の第2実施例を示す要部断面
図である0図中、第1図と同一部分は同一符合を付し、
その説明を省略する。第3図中、11は絶縁基板、12
は導電層、13は抵抗素子を形成する抵抗層、16接着
剤、17はjit着剤16を介して絶縁基板11に固着
される耐熱性及び電気絶縁性にすぐれたポリイミド系の
合成樹脂からなる絶縁フィルム、18は絶縁フィルム1
7に固着され銅またはアルミ等の導電材で配線部tab
及び電極部18aを形成する第2の導電層、14は導電
層18の電極部18aを除き。
その」二面を保護する絶縁層、15はf−FJJ21の
加熱溶着によって導電層18の電極部18aに導通固着
されるチップ状コンデンサあるいはトランジスタ素子等
の回路部品、22は加熱溶着により導電層12の電極部
と導電層18の電極部とを電気的に導通する半田である
0次に、製法について箇mに説明する。
加熱溶着によって導電層18の電極部18aに導通固着
されるチップ状コンデンサあるいはトランジスタ素子等
の回路部品、22は加熱溶着により導電層12の電極部
と導電層18の電極部とを電気的に導通する半田である
0次に、製法について箇mに説明する。
絶縁基板11に抵抗層13及び導電層12を形成するの
は第1実施例の場合と同様である1次に、接着剤16を
塗布された導電層18を固着した絶縁フィルム16を絶
縁基板11に貼着する0次に、絶縁層14を印刷後乾燥
して形成する。耐波に、半田22を熱溶着して、導電層
12と18とを導通させ回路部15を半田付して回路基
板を完成する6本実施例の場合は、多層の回路基板の実
施例を示したものである。
は第1実施例の場合と同様である1次に、接着剤16を
塗布された導電層18を固着した絶縁フィルム16を絶
縁基板11に貼着する0次に、絶縁層14を印刷後乾燥
して形成する。耐波に、半田22を熱溶着して、導電層
12と18とを導通させ回路部15を半田付して回路基
板を完成する6本実施例の場合は、多層の回路基板の実
施例を示したものである。
第4図は本発明に係る回路基板の第3実施例を示す要部
断面図である0図中、第1図と同一部分は同一符合を社
し、その説1J3を省略する。第4図中、絶縁基板11
のスルーホールlla、llbの内壁にそれぞれ配線部
12b、12gと連続するスルーホール電極部12c、
12dが形成され、そのスルーホール電極部12c、1
2dはそれぞれ絶縁基板11の下面の1ヒ極部12e、
12fと連続して形成される。30はコイル等のり一ド
端子を有する回路部品で、そのリード端子の先端部を電
極部12e、12fに半田31によって加熱溶着される
。
断面図である0図中、第1図と同一部分は同一符合を社
し、その説1J3を省略する。第4図中、絶縁基板11
のスルーホールlla、llbの内壁にそれぞれ配線部
12b、12gと連続するスルーホール電極部12c、
12dが形成され、そのスルーホール電極部12c、1
2dはそれぞれ絶縁基板11の下面の1ヒ極部12e、
12fと連続して形成される。30はコイル等のり一ド
端子を有する回路部品で、そのリード端子の先端部を電
極部12e、12fに半田31によって加熱溶着される
。
次に、製法について簡単に説IJIする。絶縁基板11
の上面に抵抗層13.導電層12.絶縁層14、更にチ
ップ状の回路素子を導電層12の電極部12aに固着す
る過程は抵抗層13を絶縁基板の上面にのみ形成するこ
と除き第1実施例の場合と同様である0次に、リード端
子を有する回路部品30をスルーホール11a、11b
に挿通し、モのリード端子の先端部を電極部12e、1
2fに半[l引によって加熱溶着して回路基板を完成す
る。
の上面に抵抗層13.導電層12.絶縁層14、更にチ
ップ状の回路素子を導電層12の電極部12aに固着す
る過程は抵抗層13を絶縁基板の上面にのみ形成するこ
と除き第1実施例の場合と同様である0次に、リード端
子を有する回路部品30をスルーホール11a、11b
に挿通し、モのリード端子の先端部を電極部12e、1
2fに半[l引によって加熱溶着して回路基板を完成す
る。
本実施例は絶縁基板11の上面のみに回路部品を配設す
る場合に効果的である。
る場合に効果的である。
第5図は本発明に係る回路基板の第4実施例を示す要部
断面図である0図中、第4図と同一部分は同一符合を付
し、その説明を省略する。第5図中、32はコイル等の
リード端子を有する回路部品で、そのリード端子の先端
部が導電層12の配線部12b、12gに半田33によ
って加熱溶着される0次に製法について筒中説明する。
断面図である0図中、第4図と同一部分は同一符合を付
し、その説明を省略する。第5図中、32はコイル等の
リード端子を有する回路部品で、そのリード端子の先端
部が導電層12の配線部12b、12gに半田33によ
って加熱溶着される0次に製法について筒中説明する。
絶縁基板11の上面に抵抗層13、導電層12、絶縁層
14を、更にチップ状の回路素子15を導電層12の電
極部12aに過程は第3実施例の場合と同様である0次
に、回路部品32のリード端子を絶縁基板11の下面か
らスルーホールlla、11bに接通し、そのリード端
子の先端部を半田ディツプし、半田21とともに半田3
3が形成される0以上で、本実施例の回路基板を完成す
る。
14を、更にチップ状の回路素子15を導電層12の電
極部12aに過程は第3実施例の場合と同様である0次
に、回路部品32のリード端子を絶縁基板11の下面か
らスルーホールlla、11bに接通し、そのリード端
子の先端部を半田ディツプし、半田21とともに半田3
3が形成される0以上で、本実施例の回路基板を完成す
る。
本実施例は絶縁基板11に取付けられるチップ状の回路
部品15及びリード端子を有する回路部32がディップ
により同時に導iIi層12の配線部12 (12a、
12b、12g)に半田付されるので作業性の面で効果
的である。
部品15及びリード端子を有する回路部32がディップ
により同時に導iIi層12の配線部12 (12a、
12b、12g)に半田付されるので作業性の面で効果
的である。
なお、上記説明中、絶縁基板11」二に形成される導電
層の材料は銅で説明したが、必ずしも銅に限定されるこ
となく他の導電材でよく、又導電材の形成法としてメッ
キについて述べたが、スパッツタリング扉着の手段を用
いてもよく、銅等を混入した導電ペーストを印刷、乾燥
して形成してもよい、又、スルーホールlla、llb
は、通常絶縁基板11に複数設けられているが、他のス
ルーホールの場合も同様である。又、絶縁基板上に厚膜
印刷された抵抗層の代りに、チップ状の回路部品を接着
固定し、その導電層をメッキなどの手段で絶縁基板を被
膜し、選択除去して電極部及び配線部を形成してもよい
。
層の材料は銅で説明したが、必ずしも銅に限定されるこ
となく他の導電材でよく、又導電材の形成法としてメッ
キについて述べたが、スパッツタリング扉着の手段を用
いてもよく、銅等を混入した導電ペーストを印刷、乾燥
して形成してもよい、又、スルーホールlla、llb
は、通常絶縁基板11に複数設けられているが、他のス
ルーホールの場合も同様である。又、絶縁基板上に厚膜
印刷された抵抗層の代りに、チップ状の回路部品を接着
固定し、その導電層をメッキなどの手段で絶縁基板を被
膜し、選択除去して電極部及び配線部を形成してもよい
。
発明の効果
」二連の如く、本発明になる回路基板は、絶縁基板に導
電層を被覆し、前記導電層を選択除去して電極部及び配
線部を形成したため、従来導電層を形成するのに印刷焼
成手段を用いたが、メッキにより形成できるので焼成な
しの低温度で処理し得、又スルーホール電極形成を導電
層形成と同時工程で行えるので部品点数及び作業工程数
を誠少し得、又高密度実装に適する等の利点を生じる。
電層を被覆し、前記導電層を選択除去して電極部及び配
線部を形成したため、従来導電層を形成するのに印刷焼
成手段を用いたが、メッキにより形成できるので焼成な
しの低温度で処理し得、又スルーホール電極形成を導電
層形成と同時工程で行えるので部品点数及び作業工程数
を誠少し得、又高密度実装に適する等の利点を生じる。
第1図、第2図は本発明に係る回路基板の第1実施例を
示す夫々、要部断面図、製造工程図、第3図は本発明に
係る回路基板の第2実施例を示す要部断面図、第4図は
本発明に係る回路基板の第3実施例を示す要部断面図、
第5図は本発明に係る回路基板の第4実施例を示す要部
断面図、第6図は従来の回路基板の要部断面図である。
示す夫々、要部断面図、製造工程図、第3図は本発明に
係る回路基板の第2実施例を示す要部断面図、第4図は
本発明に係る回路基板の第3実施例を示す要部断面図、
第5図は本発明に係る回路基板の第4実施例を示す要部
断面図、第6図は従来の回路基板の要部断面図である。
Claims (1)
- 絶縁基板に導電層を被覆し、該導電層を選択除去して
電極部及び配線部を形成したことを特徴とする回路基板
。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61171376A JPH0770799B2 (ja) | 1986-07-21 | 1986-07-21 | 回路基板 |
| KR8707918A KR910001786B1 (en) | 1986-07-21 | 1987-07-21 | Circuit board |
| US07/285,373 US5119272A (en) | 1986-07-21 | 1988-12-16 | Circuit board and method of producing circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61171376A JPH0770799B2 (ja) | 1986-07-21 | 1986-07-21 | 回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6328094A true JPS6328094A (ja) | 1988-02-05 |
| JPH0770799B2 JPH0770799B2 (ja) | 1995-07-31 |
Family
ID=15922030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61171376A Expired - Lifetime JPH0770799B2 (ja) | 1986-07-21 | 1986-07-21 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770799B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5548714A (en) * | 1978-10-03 | 1980-04-08 | Dainichi Nippon Cables Ltd | Connecting method of optical fiber |
| JPS5741114A (en) * | 1980-08-19 | 1982-03-08 | Hanazono Kogu Kk | Automatic cutter |
| JPS61185995A (ja) * | 1985-02-13 | 1986-08-19 | 三菱電機株式会社 | 抵抗体付き回路基板の製法 |
-
1986
- 1986-07-21 JP JP61171376A patent/JPH0770799B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5548714A (en) * | 1978-10-03 | 1980-04-08 | Dainichi Nippon Cables Ltd | Connecting method of optical fiber |
| JPS5741114A (en) * | 1980-08-19 | 1982-03-08 | Hanazono Kogu Kk | Automatic cutter |
| JPS61185995A (ja) * | 1985-02-13 | 1986-08-19 | 三菱電機株式会社 | 抵抗体付き回路基板の製法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0770799B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6149838B2 (ja) | ||
| JPH03156905A (ja) | 積層形コンデンサを用いた電子部品 | |
| JPS6328094A (ja) | 回路基板 | |
| JPH1056251A (ja) | 電子部品内蔵プリント基板およびその製造方法 | |
| JPH0231797Y2 (ja) | ||
| JPH0142154B2 (ja) | ||
| JPH03252193A (ja) | 配線基板 | |
| JPH0677623A (ja) | 電子回路装置とその製造方法 | |
| JP2000133546A (ja) | 積層セラミックチップ部品及びその製造方法 | |
| JPS6347248B2 (ja) | ||
| JP2562797Y2 (ja) | 配線基板 | |
| JPS61105825A (ja) | 積層セラミツクコンデンサ | |
| JPH0347341Y2 (ja) | ||
| JPH01191491A (ja) | 多重回路板 | |
| JPH0636601Y2 (ja) | 回路基板 | |
| JPS6235209Y2 (ja) | ||
| JPS58102596A (ja) | 金属芯印刷配線板 | |
| JPS59106177A (ja) | チツプ電子部品の実装回路装置 | |
| JPS61237494A (ja) | 回路基板の組立方法 | |
| JPH02871B2 (ja) | ||
| JPH09148728A (ja) | 面実装部品の実装体 | |
| JPS5999787A (ja) | 厚膜配線基板 | |
| JPS5823955B2 (ja) | インサツハイセンバン | |
| JPS62238691A (ja) | 抵抗内蔵型セラミツク回路基板 | |
| JPH0569977U (ja) | 多層回路基板 |