JPH01191491A - 多重回路板 - Google Patents
多重回路板Info
- Publication number
- JPH01191491A JPH01191491A JP63016068A JP1606888A JPH01191491A JP H01191491 A JPH01191491 A JP H01191491A JP 63016068 A JP63016068 A JP 63016068A JP 1606888 A JP1606888 A JP 1606888A JP H01191491 A JPH01191491 A JP H01191491A
- Authority
- JP
- Japan
- Prior art keywords
- board
- mounting
- chip
- solder
- mounting board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子機器に用いる回路基板に関し、とりわけ
、複数の回路板の積み重ね構造に関する。
、複数の回路板の積み重ね構造に関する。
従来の技術
従来、複数の回路板としては、まず第１に部品が上下の
表層のみに配置されている場合には、スルーホールめっ
き接続を有する多層配線板が、ガラス布基材エポキシ樹
脂積層材料を用いて製造されていた。また、セラミック
質の多層配線板も、スルーホール接続を備えて一部製造
されている。
表層のみに配置されている場合には、スルーホールめっ
き接続を有する多層配線板が、ガラス布基材エポキシ樹
脂積層材料を用いて製造されていた。また、セラミック
質の多層配線板も、スルーホール接続を備えて一部製造
されている。
次に、第２の方法として、部品が回路板の間隙に存在す
る場合について回路基板の四隅に貫通孔を加工し、四本
柱を通す構造物が容易に考えられる。また、第３の方法
として、セラミック基板の端部にノツチと称する、半月
状の欠は部を多数設け、その壁面をメタライズして、リ
ード線等をはんだ付けして、連接し、ある間隔に配置し
た回路板とした構成で、かつてマイクロモジュールと呼
ばれていたものがある。
る場合について回路基板の四隅に貫通孔を加工し、四本
柱を通す構造物が容易に考えられる。また、第３の方法
として、セラミック基板の端部にノツチと称する、半月
状の欠は部を多数設け、その壁面をメタライズして、リ
ード線等をはんだ付けして、連接し、ある間隔に配置し
た回路板とした構成で、かつてマイクロモジュールと呼
ばれていたものがある。
発明が解決しようとする課“題
複数の回路板を重層に構成する目的は、回路部品の実装
密度を高め、高い信頼性を保つことにある。第１の多層
配線板では、表層、すなわち上・下層以外に部品を配置
することは、不可能もしくは困難である。しかも高価で
ある。第２の四本柱をたててつなぐ構造物は、機械的接
続だけであって、電気的結線は別にリード線或はコネク
ターを使っておこなわなければならない。第３のマイク
ロモジュール構成は、多数のリードまたは端子のはんだ
付けがおこないに＜＜、量産的手法でなく、従って、製
造コストの高い欠点があった。また、リードの曲りがあ
りリードの形状保持性も良（ない欠点もある。
密度を高め、高い信頼性を保つことにある。第１の多層
配線板では、表層、すなわち上・下層以外に部品を配置
することは、不可能もしくは困難である。しかも高価で
ある。第２の四本柱をたててつなぐ構造物は、機械的接
続だけであって、電気的結線は別にリード線或はコネク
ターを使っておこなわなければならない。第３のマイク
ロモジュール構成は、多数のリードまたは端子のはんだ
付けがおこないに＜＜、量産的手法でなく、従って、製
造コストの高い欠点があった。また、リードの曲りがあ
りリードの形状保持性も良（ない欠点もある。
課題を解決するための手段
本発明は、−枚の基板面へのチップ型電子部品の搭載を
他の上面実装部品搭載と同時に行ない、底部の第１実装
基板とし、それらの搭載後、別の上面実装基板を第２実
装基板として重ねて搭載し、この二重構造に対して、−
挙に、はんだリフロウ用の加熱をトップ及びボトムの両
面から適用できるものである。その際、第２実装基板の
下面すなわち、前記チップ型電子部品の電極当接部分に
対しては、第１及び第２実装基板に印刷、またはディス
ペンスするのと同じはんだペーストをあらかじめ印刷し
ておく。
他の上面実装部品搭載と同時に行ない、底部の第１実装
基板とし、それらの搭載後、別の上面実装基板を第２実
装基板として重ねて搭載し、この二重構造に対して、−
挙に、はんだリフロウ用の加熱をトップ及びボトムの両
面から適用できるものである。その際、第２実装基板の
下面すなわち、前記チップ型電子部品の電極当接部分に
対しては、第１及び第２実装基板に印刷、またはディス
ペンスするのと同じはんだペーストをあらかじめ印刷し
ておく。
作用
本発明による構成では、第１基板面、第２基板面及びチ
ップ型電子部品の電極面に、同じ融点のはんだペースト
を用いることができ、更にはんだ付けを多層でおこなう
ことができる。
ップ型電子部品の電極面に、同じ融点のはんだペースト
を用いることができ、更にはんだ付けを多層でおこなう
ことができる。
何故なら、はんだ付けによるはんだ付け部のゆるみは回
避され、はんだ付けの信頼性を高度に維持できる。また
、はんだ付け炉の通過回路を１回とするので、基板及び
装着部品に対する１２５℃をこえた熱ショックを与える
頻度を最小に留めることができる。基板材質としては、
セラミック。
避され、はんだ付けの信頼性を高度に維持できる。また
、はんだ付け炉の通過回路を１回とするので、基板及び
装着部品に対する１２５℃をこえた熱ショックを与える
頻度を最小に留めることができる。基板材質としては、
セラミック。
ガラスを始め、ガラスエポキシ、紙エポキシ、紙フエノ
ール、紙ボリエステルアーラミドエポキン、ガラスポリ
イミド等のリジッド型のプリント配線板用積層枚などが
適用でき、銀、銅、金などの箔または粉末状導体をそれ
らの基板面に形成して用いることができる。これらの材
料は、２００〜３００℃のはんだ付け作業温度に対する
耐熱性と、はんだ付けの可能な良い濡れ性をそなえたも
のとして市場に存在する。
ール、紙ボリエステルアーラミドエポキン、ガラスポリ
イミド等のリジッド型のプリント配線板用積層枚などが
適用でき、銀、銅、金などの箔または粉末状導体をそれ
らの基板面に形成して用いることができる。これらの材
料は、２００〜３００℃のはんだ付け作業温度に対する
耐熱性と、はんだ付けの可能な良い濡れ性をそなえたも
のとして市場に存在する。
実施例
第１図に本発明の実施例を示す。１は第１実装基板、２
は第２実装基板介在させる導体チップ３を第１実装基板
１に他の表面実装部品、いわゆるチップ型電子部品８と
共に導体４とはんだ５に合致させて載置する。別に用意
した第２実装基板２の導体面９に印刷したはんだ９に導
体チップ３の上面を対応して当接する。この導体チップ
３の高さＨにより、第１実装基板１と第２実装基板２と
の実装間隙Ｊがきまる。例えば、第１実装基板１に高さ
１．２５ｍｍの磁器コンデンサチップを実装した状態で
導体チップの高さＨを１．５０ｍｍに設定して、０．２
５ｍｍのギャップを第１実装基板１と第２実装基板２と
の物理的間隙として得る。第１実装基板１と第２実装基
板２との間隙はほぼ導体チップ３の高さ（１，５０ｍｍ
）と、導体８及び導体４の厚さ（１５μｍ×２）、それ
に、はんだ５及び同９の厚さ（１５μｍ×２）として、
約１．５６間となる。基板厚さを１．０ｍｍとすれば、
基板配置中心間隙は２．５６ｍ＋＋＋＋となる。はんだ
は用例の多い錫−鉛（重量比率６３−３７）のものでよ
いが、時としてビスマス入りの低温はんだ、銀入り ｌ
ははんだも用いられる。加熱源は上下のいずれか一方は
好ましくな（、上下同時加熱のものが温度分布性がよい
。熱源の種類は、赤外、直赤外、電熱のいずれでもよい
が、例えば２１５℃±５℃１５±１秒のはんだ付け実行
条件の制御可能な搬送装置としであることが望ましい。
は第２実装基板介在させる導体チップ３を第１実装基板
１に他の表面実装部品、いわゆるチップ型電子部品８と
共に導体４とはんだ５に合致させて載置する。別に用意
した第２実装基板２の導体面９に印刷したはんだ９に導
体チップ３の上面を対応して当接する。この導体チップ
３の高さＨにより、第１実装基板１と第２実装基板２と
の実装間隙Ｊがきまる。例えば、第１実装基板１に高さ
１．２５ｍｍの磁器コンデンサチップを実装した状態で
導体チップの高さＨを１．５０ｍｍに設定して、０．２
５ｍｍのギャップを第１実装基板１と第２実装基板２と
の物理的間隙として得る。第１実装基板１と第２実装基
板２との間隙はほぼ導体チップ３の高さ（１，５０ｍｍ
）と、導体８及び導体４の厚さ（１５μｍ×２）、それ
に、はんだ５及び同９の厚さ（１５μｍ×２）として、
約１．５６間となる。基板厚さを１．０ｍｍとすれば、
基板配置中心間隙は２．５６ｍ＋＋＋＋となる。はんだ
は用例の多い錫−鉛（重量比率６３−３７）のものでよ
いが、時としてビスマス入りの低温はんだ、銀入り ｌ
ははんだも用いられる。加熱源は上下のいずれか一方は
好ましくな（、上下同時加熱のものが温度分布性がよい
。熱源の種類は、赤外、直赤外、電熱のいずれでもよい
が、例えば２１５℃±５℃１５±１秒のはんだ付け実行
条件の制御可能な搬送装置としであることが望ましい。
発明の効果
本発明により、第１に実装基板の多重化を、リード線、
端子を使用することなく、おこなえるので、位置不整、
端子コストの増大を招かない、第２に導体チップは、回
路面の小面積に随所に配置でき、端部に限定される必要
はない、従って第１及び第２実装基板での配線の引きま
わしを短縮できる。第３に接続は、多くの表面実装と同
時に行ない得るので、工程数を増加させず、はんだ付け
再加熱による、はんだのゆるみ、部品の熱的捉信を招か
ない。
端子を使用することなく、おこなえるので、位置不整、
端子コストの増大を招かない、第２に導体チップは、回
路面の小面積に随所に配置でき、端部に限定される必要
はない、従って第１及び第２実装基板での配線の引きま
わしを短縮できる。第３に接続は、多くの表面実装と同
時に行ない得るので、工程数を増加させず、はんだ付け
再加熱による、はんだのゆるみ、部品の熱的捉信を招か
ない。
よって、高濃度実装を低いコストで、信頼性高〈実施す
ることができる。
ることができる。
第１図、第２図は本発明実施例の組立以前、組立後の状
態を示す各断面図である。 １・・・・・・第１実装基Ｉ板、２・・・・・・第２実
装基板、３・・・・・・導体チップ、４・・・・・・第
１基板の導体、５・・・・・・４に印刷したはんだ、６
・・・・・・第２基板の導体、７・・・・・・６に印刷
したはんだ、８・・・・・・第１実装基板に実装する表
面装着部品、９・・・・・・８に形成した電極、１０・
・・・・・第２実装基板に実装する表面装着部品。 代理人の氏名 弁理士 中尾敏男 ほか１名／−−−；
１− ／ 実技基板 ２−汁２実長基板 ３−導体チップ ４− 才１基扶の導体 Ｓ−４に〔ｎ刷した１よんだ ６−第２基扶の導体 Ｈ−−一厚体チツブの島さ Ｊ−一一実表基枝の配置間隙 第２図
態を示す各断面図である。 １・・・・・・第１実装基Ｉ板、２・・・・・・第２実
装基板、３・・・・・・導体チップ、４・・・・・・第
１基板の導体、５・・・・・・４に印刷したはんだ、６
・・・・・・第２基板の導体、７・・・・・・６に印刷
したはんだ、８・・・・・・第１実装基板に実装する表
面装着部品、９・・・・・・８に形成した電極、１０・
・・・・・第２実装基板に実装する表面装着部品。 代理人の氏名 弁理士 中尾敏男 ほか１名／−−−；
１− ／ 実技基板 ２−汁２実長基板 ３−導体チップ ４− 才１基扶の導体 Ｓ−４に〔ｎ刷した１よんだ ６−第２基扶の導体 Ｈ−−一厚体チツブの島さ Ｊ−一一実表基枝の配置間隙 第２図
Claims (1)
- 絶縁性直方体に、印刷形成したはんだ付け専用の電極を
有し、同電極にチップ型電子部品の各電極を固着接続す
るとともに、前記チップ型電子部品を介して複数の回路
基板を重ねて一体とした多重回路板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63016068A JPH01191491A (ja) | 1988-01-27 | 1988-01-27 | 多重回路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63016068A JPH01191491A (ja) | 1988-01-27 | 1988-01-27 | 多重回路板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01191491A true JPH01191491A (ja) | 1989-08-01 |
Family
ID=11906253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63016068A Pending JPH01191491A (ja) | 1988-01-27 | 1988-01-27 | 多重回路板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01191491A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0996323A3 (en) * | 1998-10-07 | 2000-05-03 | TDK Corporation | Surface mounting part |
| KR100370330B1 (ko) * | 1998-06-04 | 2003-01-29 | 가부시키가이샤 히타치세이사쿠쇼 | 전자 회로 기판의 제조 방법 및 제조 장치 |
| WO2005072033A1 (ja) * | 2004-01-27 | 2005-08-04 | Matsushita Electric Industrial Co., Ltd. | 回路基板およびチップ部品実装方法 |
-
1988
- 1988-01-27 JP JP63016068A patent/JPH01191491A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100370330B1 (ko) * | 1998-06-04 | 2003-01-29 | 가부시키가이샤 히타치세이사쿠쇼 | 전자 회로 기판의 제조 방법 및 제조 장치 |
| EP0996323A3 (en) * | 1998-10-07 | 2000-05-03 | TDK Corporation | Surface mounting part |
| US6373714B1 (en) | 1998-10-07 | 2002-04-16 | Tdk Corporation | Surface mounting part |
| WO2005072033A1 (ja) * | 2004-01-27 | 2005-08-04 | Matsushita Electric Industrial Co., Ltd. | 回路基板およびチップ部品実装方法 |
| US7667299B2 (en) | 2004-01-27 | 2010-02-23 | Panasonic Corporation | Circuit board and method for mounting chip component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4612601A (en) | Heat dissipative integrated circuit chip package | |
| US6492620B1 (en) | Equipotential fault tolerant integrated circuit heater | |
| US3555364A (en) | Microelectronic modules and assemblies | |
| JPH011269A (ja) | 半導体装置 | |
| JPH04356998A (ja) | マルチチップモジュール | |
| JPS61263209A (ja) | 減結合コンデンサ−およびその形成法 | |
| JPH01191491A (ja) | 多重回路板 | |
| JPH04280667A (ja) | 高集積半導体装置 | |
| JPH0734511B2 (ja) | 多層基板の電子部品実装構造及びその実装方法 | |
| JP3099768B2 (ja) | 電子部品組立体およびその製造方法 | |
| JPS58159361A (ja) | 多層混成集積回路装置 | |
| JPS5996759A (ja) | 半導体装置 | |
| JPH1140918A (ja) | セラミックス素子、部品実装基板及び配線基板 | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JPS5994493A (ja) | 電子部品を有する回路基板装置 | |
| JPH0666544B2 (ja) | 回路基板の製造方法 | |
| JPS6149499A (ja) | フレキシブル多層配線基板 | |
| JPH02222598A (ja) | 半導体装置モジュール | |
| JPH0443437B2 (ja) | ||
| JPS634690A (ja) | 厚膜混成集積回路基板 | |
| JPS6293993A (ja) | 電子回路装置とその実装方法 | |
| JPH02105595A (ja) | 混成集積回路 | |
| JPS5999787A (ja) | 厚膜配線基板 | |
| JPS60107817A (ja) | チツプ型電子部品の実装構造 | |
| JPH04181792A (ja) | 印刷配線板の接続装置 |