JPS63281444A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS63281444A JPS63281444A JP11655387A JP11655387A JPS63281444A JP S63281444 A JPS63281444 A JP S63281444A JP 11655387 A JP11655387 A JP 11655387A JP 11655387 A JP11655387 A JP 11655387A JP S63281444 A JPS63281444 A JP S63281444A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- contact
- contact hole
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000002184 metal Substances 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 14
- 239000011521 glass Substances 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 230000001681 protective effect Effects 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000001035 drying Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000007787 solid Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 description 9
- 239000007789 gas Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000002779 inactivation Effects 0.000 description 1
- 210000000936 intestine Anatomy 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置及びその製造方法に関するものであ
る。
る。
［従来の技術］
半導体集積回路装置は高性能・低コスト化の要求に沿い
、高集積化、に向（プて回路パターンの微細化が必要と
されている。しかしながら、集積回路装置の配線パター
ンは、装置内能動領域の形成により生ずる装置表面の凹
凸により、優れたホトリソグラフィー技術をもってして
も、その微細加工には困難を伴う。従来は第３図に示す
ように、各種能動領域が形成された半導体基板１上のパ
ッジベージ・」ン膜２の表面の一部をホＩ・エツチング
により間口し］ンタク、１〜ホール３を形成し、続いて
真空蒸谷法やスパッタリング法等により配線金属膜４を
ｉｆｆ積し、ボトエッヂングによりパターン化し、その
後この配線金属膜を保護するため、気相化学反応法（Ｃ
Ｖ Ｄ ）やスパッタリング法により絶縁保護膜６を堆
積し、ボンデ゛イングバッド７を間［１して半導体集積
回路素子を１９でぃた。
、高集積化、に向（プて回路パターンの微細化が必要と
されている。しかしながら、集積回路装置の配線パター
ンは、装置内能動領域の形成により生ずる装置表面の凹
凸により、優れたホトリソグラフィー技術をもってして
も、その微細加工には困難を伴う。従来は第３図に示す
ように、各種能動領域が形成された半導体基板１上のパ
ッジベージ・」ン膜２の表面の一部をホＩ・エツチング
により間口し］ンタク、１〜ホール３を形成し、続いて
真空蒸谷法やスパッタリング法等により配線金属膜４を
ｉｆｆ積し、ボトエッヂングによりパターン化し、その
後この配線金属膜を保護するため、気相化学反応法（Ｃ
Ｖ Ｄ ）やスパッタリング法により絶縁保護膜６を堆
積し、ボンデ゛イングバッド７を間［１して半導体集積
回路素子を１９でぃた。
「発明が解決しようとする問題点コ
しかしながら、この種の半導体装置においては、開１］
部３のパッジベージコン膜のＴツブフグ段差部５で配線
金属膜４の段切れが起こり半導体集積回路装置内で゛の
導通不良がノｔじたり、又、その十に被覆した絶縁保護
１１４！ ６ら被覆性が悪く、図の円内に示しｌζ８の
部分で被覆不良を生じ、後の工程や装置使用中に配線金
属膜４が腐食し、装置の導通不良ヤ）短絡にＪ、る装胃
故陣を１／’７ ＜欠点があった。
部３のパッジベージコン膜のＴツブフグ段差部５で配線
金属膜４の段切れが起こり半導体集積回路装置内で゛の
導通不良がノｔじたり、又、その十に被覆した絶縁保護
１１４！ ６ら被覆性が悪く、図の円内に示しｌζ８の
部分で被覆不良を生じ、後の工程や装置使用中に配線金
属膜４が腐食し、装置の導通不良ヤ）短絡にＪ、る装胃
故陣を１／’７ ＜欠点があった。
本発明はかかる事情に鑑みてなされたものであって、そ
の目的とするところは前記した従来技術の欠点を解消し
、半導体装置の製造上の歩留りを向上させるとともに、
高信頼度の半導体装置を製造する方法を提供することに
ある。
の目的とするところは前記した従来技術の欠点を解消し
、半導体装置の製造上の歩留りを向上させるとともに、
高信頼度の半導体装置を製造する方法を提供することに
ある。
Ｆ問題点を解決するための手段及び作用１本発明の第１
の要旨は、半導体基体表面に表面保護膜が被覆され、該
表面保護膜の一部が開口されてコンタクトボールが饅Ｇ
づられており、該コンタクトホール内の露出された前記
半導体基体表面に前記表面保護膜とほぼ同じ厚さのコン
タクト金属膜が蒸着されかつ該］ンタク１〜金属膜ど前
記表面保護膜との隙間にガラス膜が設けられて前記コン
タクトホールが前記表面保護膜どほぼ同じ厚さに平坦化
されており、ほぼ平坦化された前記表面保護膜及び前記
コンタクトホールの十に前記二］ンタクト金属膜と接続
される配線金属膜が蒸着されていることにある。又、本
発明の第２の要旨は、半導体基体表面上に被覆した表面
保護膜の一部を開口して電極接続用のコンタクトホール
をボ１〜エッヂング法により形成し、この間口に用いた
ホ１へレジストパターンを残し１ｃまま金属膜をｉｆｆ
積する− ３ 一 工程と、前記金属膜を前記ホ１〜レジストパターンと共
に除去づ−る］７稈と、この−Ｆに液状塗布膜を形成し
乾燥加熱して固形ガラス膜とする工程と、このガラス膜
の平坦部を除去する工程と、この土に配線金属膜をＪｆ
ｆｖ１Ｌホトエッヂングにより配線パターンを形成Ｊる
Ｔ稈どから成ることにある、。
の要旨は、半導体基体表面に表面保護膜が被覆され、該
表面保護膜の一部が開口されてコンタクトボールが饅Ｇ
づられており、該コンタクトホール内の露出された前記
半導体基体表面に前記表面保護膜とほぼ同じ厚さのコン
タクト金属膜が蒸着されかつ該］ンタク１〜金属膜ど前
記表面保護膜との隙間にガラス膜が設けられて前記コン
タクトホールが前記表面保護膜どほぼ同じ厚さに平坦化
されており、ほぼ平坦化された前記表面保護膜及び前記
コンタクトホールの十に前記二］ンタクト金属膜と接続
される配線金属膜が蒸着されていることにある。又、本
発明の第２の要旨は、半導体基体表面上に被覆した表面
保護膜の一部を開口して電極接続用のコンタクトホール
をボ１〜エッヂング法により形成し、この間口に用いた
ホ１へレジストパターンを残し１ｃまま金属膜をｉｆｆ
積する− ３ 一 工程と、前記金属膜を前記ホ１〜レジストパターンと共
に除去づ−る］７稈と、この−Ｆに液状塗布膜を形成し
乾燥加熱して固形ガラス膜とする工程と、このガラス膜
の平坦部を除去する工程と、この土に配線金属膜をＪｆ
ｆｖ１Ｌホトエッヂングにより配線パターンを形成Ｊる
Ｔ稈どから成ることにある、。
以下、前記した本発明の要旨について第１図を参照し／
ｉから更に詳しく説明づる。第１図（ａ）に（１３いて
、拡散ヤ）ｌｊ＼ｌ−、Ｔツヂング技術により能動領域
の形成が完了した基板１上のパッジベージ１ン膜２には
、基板１から電気的接続を得るために一１ンタク１〜ボ
ール３がホＩ〜レジスト膜９を介して明けられる。本発
明でｔまこのホトエッヂング時所定吊のＡ−−バーエツ
チングを施し、ホ］・レジストパターン下にアンダーカ
ッ１へ部１０を形成する。
ｉから更に詳しく説明づる。第１図（ａ）に（１３いて
、拡散ヤ）ｌｊ＼ｌ−、Ｔツヂング技術により能動領域
の形成が完了した基板１上のパッジベージ１ン膜２には
、基板１から電気的接続を得るために一１ンタク１〜ボ
ール３がホＩ〜レジスト膜９を介して明けられる。本発
明でｔまこのホトエッヂング時所定吊のＡ−−バーエツ
チングを施し、ホ］・レジストパターン下にアンダーカ
ッ１へ部１０を形成する。
次に同図（ｂ）に示すＪ：うに、このボ１〜レジスト膜
９を残した。１： ｊ′雷極二］ンタクｌ〜金属１１を
真空蒸γｉヤ）スパッタリング法により被る゛する３、
コンタクトホール３内にはアイランド状にコンタク１へ
金）凰１１が１（１積する。次にホ１〜レジスト膜９を
除去し、（Ｃ）を１７６９．］ンタク１〜ホール３内に
は」二記アンダーカッ１〜部１０にｊ：り隙間１２がで
きる。
９を残した。１： ｊ′雷極二］ンタクｌ〜金属１１を
真空蒸γｉヤ）スパッタリング法により被る゛する３、
コンタクトホール３内にはアイランド状にコンタク１へ
金）凰１１が１（１積する。次にホ１〜レジスト膜９を
除去し、（Ｃ）を１７６９．］ンタク１〜ホール３内に
は」二記アンダーカッ１〜部１０にｊ：り隙間１２がで
きる。
続いて基体表面にシラノール含有液状物（商品名：ＳＯ
Ｇ、ＯＣＤ液）を塗布し、加熱乾燥してシリカガラス膜
１３を寄る。このとき隙間１２中にはシリカガラス膜１
３が平面より厚く形成され、隙間による基体表面の凹凸
が緩和される。続いて０２ガス混入のＣＦ４ガス等を用
いたプラズマ］−ッヂングにより］ンタク１〜金属１１
の表面が出るまでエツチングを行い、次いで配線金属膜
４を形成する。この方法により素子表面は平坦化され、
通常のホトリソグラフィー技術で加工でき、断線もなく
信頼度の高い配線を得ることができる。
Ｇ、ＯＣＤ液）を塗布し、加熱乾燥してシリカガラス膜
１３を寄る。このとき隙間１２中にはシリカガラス膜１
３が平面より厚く形成され、隙間による基体表面の凹凸
が緩和される。続いて０２ガス混入のＣＦ４ガス等を用
いたプラズマ］−ッヂングにより］ンタク１〜金属１１
の表面が出るまでエツチングを行い、次いで配線金属膜
４を形成する。この方法により素子表面は平坦化され、
通常のホトリソグラフィー技術で加工でき、断線もなく
信頼度の高い配線を得ることができる。
［実 施 例］
実施例１
シリコンウェハを熱拡散やホ１〜エツヂング技術で加工
し能動領域が完成した半導体基板１上に、表面不活性化
のための厚さ０．７μのＳ ｉ Ｏ２膜から成るパッシ
ベーションＲり２が形成しである。
し能動領域が完成した半導体基板１上に、表面不活性化
のための厚さ０．７μのＳ ｉ Ｏ２膜から成るパッシ
ベーションＲり２が形成しである。
この膜の表面上にホ１〜レジストパターンを形成し、液
温２０℃の１−ＩＦ ： ＮＨ４Ｆ−１： ６ （体積
比）の液中で１０分間エツチングし、］ンタク１〜ホー
ル３を形成した。■ツチング時間１０分のうち、最初の
７分間はホトレジストパターン開口部内のパッジベージ
」ン膜２の除去のため、残りの３分間は第１図（ａ）の
図中に示すアンダーカッ１〜１０を形成するｌこめ、大
ＩＺ消費された水洗乾燥後、ホトレジスト膜９を除去す
ることなく、真空蒸着法で前記パッシベーションＩＩ！
Ｉ！ ２と同等の厚さ０．７μの△ＱＩＩ！ｉ！を形成
し、＝］ンタク１〜金属膜１１．１１’ とした。続い
てホトレジスト膜除去剤中に基体１を浸漬し、ホトレジ
ス１〜膜９とともに、パッジベージ−］ン膜２上のロン
タフ１〜金属膜１１′を除去しくＣ）の形状を哲だ。こ
のときの隙間１２の幅は約１．０μであった。次にシラ
ノール含有有機塗布液（商品名：○Ｃ１）、東京応化Ｋ
Ｋ製）を回転＠布法により塗布し、Ｎ２ガス中／Ｉ５０
°Ｃで２０分間乾燥してガラス膜１３を得、（（ｊ）の
形状を得た。ガラス膜１３の厚ざは平坦部１３′では０
．１５μ、凹部１３″では０．６μであった。次に基体
表面のガラス膜１３をドライエッヂング装買を用いて０
２ガスを５％混合したＣＦ４ガスのプラズマ中でコンタ
クト電極１１の表面が露出するまでエツチング除去した
。その後同図（ｅ）に示したように、再びＡβ蒸着膜を
Ｈｌ積し、ホ１〜エツチングにより配線パターン４を形
成し、さらにＣＶＤ法ににり厚さ１．２μのＳ ｉ Ｏ
２膜を形成し、ポンディングパッド７を明は絶縁保謁膜
６を得た。
温２０℃の１−ＩＦ ： ＮＨ４Ｆ−１： ６ （体積
比）の液中で１０分間エツチングし、］ンタク１〜ホー
ル３を形成した。■ツチング時間１０分のうち、最初の
７分間はホトレジストパターン開口部内のパッジベージ
」ン膜２の除去のため、残りの３分間は第１図（ａ）の
図中に示すアンダーカッ１〜１０を形成するｌこめ、大
ＩＺ消費された水洗乾燥後、ホトレジスト膜９を除去す
ることなく、真空蒸着法で前記パッシベーションＩＩ！
Ｉ！ ２と同等の厚さ０．７μの△ＱＩＩ！ｉ！を形成
し、＝］ンタク１〜金属膜１１．１１’ とした。続い
てホトレジスト膜除去剤中に基体１を浸漬し、ホトレジ
ス１〜膜９とともに、パッジベージ−］ン膜２上のロン
タフ１〜金属膜１１′を除去しくＣ）の形状を哲だ。こ
のときの隙間１２の幅は約１．０μであった。次にシラ
ノール含有有機塗布液（商品名：○Ｃ１）、東京応化Ｋ
Ｋ製）を回転＠布法により塗布し、Ｎ２ガス中／Ｉ５０
°Ｃで２０分間乾燥してガラス膜１３を得、（（ｊ）の
形状を得た。ガラス膜１３の厚ざは平坦部１３′では０
．１５μ、凹部１３″では０．６μであった。次に基体
表面のガラス膜１３をドライエッヂング装買を用いて０
２ガスを５％混合したＣＦ４ガスのプラズマ中でコンタ
クト電極１１の表面が露出するまでエツチング除去した
。その後同図（ｅ）に示したように、再びＡβ蒸着膜を
Ｈｌ積し、ホ１〜エツチングにより配線パターン４を形
成し、さらにＣＶＤ法ににり厚さ１．２μのＳ ｉ Ｏ
２膜を形成し、ポンディングパッド７を明は絶縁保謁膜
６を得た。
実施例２
次に周期律表■−Ｖ族化合物半導体基板を用いた発光素
子の製造例について１に！明する。第２図に示すように
、ＧａΔＳ結晶つＪハコ４上に液相■ピタキシャル成長
法（Ｌ Ｐ Ｅ ）を用いＰ−ＧａＡ、１ｌＡＳ層１５
及びｎ−ＧａＡ、ＱＡｓ層１６を順次形成し発光素子形
成用基板を得た。この表面にホドレジス１〜パターンを
形成し、メ４ノーエツチングによりＰＮ分離し発光面１
７を得た。次に気相化学反応法（常圧ＣＶＤ法）により
反応温度４００℃でＳ ｉ ＨガスとＯガスを用いてＳ
ｉ Ｏ２膜を１．０μ形成しパッシベーション膜２を
形成した。このパッジベージ１ン膜２から実施例１と同
様にして小トレジストパターンを形成した後エツチング
を施し、］］ンタク１−ホールを明けた。次にこの］ン
タク１〜ホール３内表面のｎ−Ｇ ａ Ａ Ｊ）ＡＳ層
１６どのオーミックコンタクト用として△ｕ−Ｑｅ−Ｎ
ｉ金属膜を真空蒸着１ノホトレジス［〜パターンを除去
し、コンタクトホール３内のみにコンタクト企屈１１を
形成した。このとき］］ンタク１−ホールの内側と同じ
く内部に形成したコンタクト金属１１の外周間には１〜
１．５μの隙間１２が出来た。次に実施例１と同様の方
法でシラン含有塗布液を塗イロ乾燥し、ドライエツヂン
グにより］ンククト金属１１の表面が露出づ−るまでエ
ツチング除去し、隙間１２のみにガラス膜を残留させた
。続いてＰ ｆｌｌｌｌ電極１８及びＣｒ−Ａｕ膜から
成る配線金属膜４を形成し、発光ダイオード素子を得た
。
子の製造例について１に！明する。第２図に示すように
、ＧａΔＳ結晶つＪハコ４上に液相■ピタキシャル成長
法（Ｌ Ｐ Ｅ ）を用いＰ−ＧａＡ、１ｌＡＳ層１５
及びｎ−ＧａＡ、ＱＡｓ層１６を順次形成し発光素子形
成用基板を得た。この表面にホドレジス１〜パターンを
形成し、メ４ノーエツチングによりＰＮ分離し発光面１
７を得た。次に気相化学反応法（常圧ＣＶＤ法）により
反応温度４００℃でＳ ｉ ＨガスとＯガスを用いてＳ
ｉ Ｏ２膜を１．０μ形成しパッシベーション膜２を
形成した。このパッジベージ１ン膜２から実施例１と同
様にして小トレジストパターンを形成した後エツチング
を施し、］］ンタク１−ホールを明けた。次にこの］ン
タク１〜ホール３内表面のｎ−Ｇ ａ Ａ Ｊ）ＡＳ層
１６どのオーミックコンタクト用として△ｕ−Ｑｅ−Ｎ
ｉ金属膜を真空蒸着１ノホトレジス［〜パターンを除去
し、コンタクトホール３内のみにコンタクト企屈１１を
形成した。このとき］］ンタク１−ホールの内側と同じ
く内部に形成したコンタクト金属１１の外周間には１〜
１．５μの隙間１２が出来た。次に実施例１と同様の方
法でシラン含有塗布液を塗イロ乾燥し、ドライエツヂン
グにより］ンククト金属１１の表面が露出づ−るまでエ
ツチング除去し、隙間１２のみにガラス膜を残留させた
。続いてＰ ｆｌｌｌｌ電極１８及びＣｒ−Ａｕ膜から
成る配線金属膜４を形成し、発光ダイオード素子を得た
。
［発明の効果コ
以上説明したように本発明によれば、半導体装置製造時
の配線パターン形成時において、当該素子表面、特に電
極］ンタク１へ用スルーボール部の急峻な段差を無くし
平坦化が図れるため、電極の段切れ、細りを無くすこと
がＣきる。さらに多層配線を必要とする当該装置におい
ては、本発明を繰り返すことにより容易に多層化を達成
することができる。
の配線パターン形成時において、当該素子表面、特に電
極］ンタク１へ用スルーボール部の急峻な段差を無くし
平坦化が図れるため、電極の段切れ、細りを無くすこと
がＣきる。さらに多層配線を必要とする当該装置におい
ては、本発明を繰り返すことにより容易に多層化を達成
することができる。
一方、当該装置には通常金属配線層を保護するため、配
線層上にＳｉＯ膜、５１３Ｎ４膜等から成る絶縁膜を形
成し配線金属を覆うが、本発明によれば急峻段差部が少
なくなり、より完全な被覆を施すことができる。即ち本
発明によれば半導体装置製造時の歩留りの向上が図れる
ばかりか、当該装置の高信頼化が図れる等の効果が得ら
れる。
線層上にＳｉＯ膜、５１３Ｎ４膜等から成る絶縁膜を形
成し配線金属を覆うが、本発明によれば急峻段差部が少
なくなり、より完全な被覆を施すことができる。即ち本
発明によれば半導体装置製造時の歩留りの向上が図れる
ばかりか、当該装置の高信頼化が図れる等の効果が得ら
れる。
第１図は本発明の一実施例を示す説明図、第２図は本発
明の他の実施例を示す説明図で＜ａ）は平面図、（ｂ）
は（ａ）の／ＩＡ’線断面図、第３図は従来例を示す説
明図である。 １：半導体基体、 ２：パッシベーション膜、 ３：コンタクトホール、 ４：配線金属膜、 ５：エツチング段差部、 ６：絶縁保護膜、 ７：ボンディングパッド、 ８：被覆工員部、 ９：ホトレジスト膜、 １０：アンダーカット部、 １１、１１’ ：コンタクト金属、 １２：隙 間、 １３ニジリカガラス膜、 １３′ ：平 坦 部、 １３″：凹 部、 １４：ＧａＡ、Ｑ結晶ウェハ、 １５：Ｐ−ＧａＡρＡＳ。 １６：ｎ−ＱａＡ、ＱΔＳ、 １７：発 光 面、 爾２ 図 喋 ３ 口 １１４体基組 ２；ｌマ・７シヘーシヨン膜 ３：フ〉７２トホー１し ４ ： 面こ利に４ト看６月葵 １：［イ本ＪＪ−厳１４ ： （？ＩＩＬＡｓ緒晶’７
Ｌへ２ ： ヘ、、 ニア ヘ二シコンＫ ＋
ｓ ： Ｐ−Ｇａ−ＡｊｕＡｓ３ ： ：ｌ ＞９７ト
汀、−１し’６ ： ＴＬ−Ｃｒ５ＬＡＩ！、Ａｓ４：
配韓金属暎 ＩＴ二発売面１１：コレン７ト金
１石−１８−Ｐ官■ｊ電腸１２：隙間 ＋３”：＞すυｈ°ラス膜の凹部 Ｓ ： 工・シイ１ ニアγ股う（部 ６：オｆ≧縁イ未１１１線 ｒ？：ホ゛レティンγハ０・７ト ８：被履不良都
明の他の実施例を示す説明図で＜ａ）は平面図、（ｂ）
は（ａ）の／ＩＡ’線断面図、第３図は従来例を示す説
明図である。 １：半導体基体、 ２：パッシベーション膜、 ３：コンタクトホール、 ４：配線金属膜、 ５：エツチング段差部、 ６：絶縁保護膜、 ７：ボンディングパッド、 ８：被覆工員部、 ９：ホトレジスト膜、 １０：アンダーカット部、 １１、１１’ ：コンタクト金属、 １２：隙 間、 １３ニジリカガラス膜、 １３′ ：平 坦 部、 １３″：凹 部、 １４：ＧａＡ、Ｑ結晶ウェハ、 １５：Ｐ−ＧａＡρＡＳ。 １６：ｎ−ＱａＡ、ＱΔＳ、 １７：発 光 面、 爾２ 図 喋 ３ 口 １１４体基組 ２；ｌマ・７シヘーシヨン膜 ３：フ〉７２トホー１し ４ ： 面こ利に４ト看６月葵 １：［イ本ＪＪ−厳１４ ： （？ＩＩＬＡｓ緒晶’７
Ｌへ２ ： ヘ、、 ニア ヘ二シコンＫ ＋
ｓ ： Ｐ−Ｇａ−ＡｊｕＡｓ３ ： ：ｌ ＞９７ト
汀、−１し’６ ： ＴＬ−Ｃｒ５ＬＡＩ！、Ａｓ４：
配韓金属暎 ＩＴ二発売面１１：コレン７ト金
１石−１８−Ｐ官■ｊ電腸１２：隙間 ＋３”：＞すυｈ°ラス膜の凹部 Ｓ ： 工・シイ１ ニアγ股う（部 ６：オｆ≧縁イ未１１１線 ｒ？：ホ゛レティンγハ０・７ト ８：被履不良都
Claims (2)
- （１）半導体基体表面に表面保護膜が被覆され、該表面
保護膜の一部が開口されてコンタクトホールが設けられ
ており、該コンタクトホール内の露出された前記半導体
基体表面に前記表面保護膜とほぼ同じ厚さのコンタクト
金属膜が蒸着されかつ該コンタクト金属膜と前記表面保
護膜との隙間にガラス膜が設けられて前記コンタクトホ
ールが前記表面保護膜とほぼ同じ厚さに平坦化されてお
り、ほぼ平坦化された前記表面保護膜及び前記コンタク
トホールの上に前記コンタクト金属膜と接続される配線
金属膜が蒸着されていることを特徴とする半導体装置。 - （２）半導体基体表面上に被覆した表面保護膜の一部を
開口して電極接続用のコンタクトホールをホトエッチン
グ法により形成し、この開口に用いたホトレジストパタ
ーンを残したまま金属膜を堆積する工程と、前記金属膜
を前記ホトレジストパターンと共に除去する工程と、こ
の上に液状塗布膜を形成し乾燥加熱して固形ガラス膜と
する工程と、このガラス膜の平坦部を除去する工程と、
この上に配線金属膜を堆積しホトエッチングにより配線
パターンを形成する工程とから成ることを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11655387A JPS63281444A (ja) | 1987-05-13 | 1987-05-13 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11655387A JPS63281444A (ja) | 1987-05-13 | 1987-05-13 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63281444A true JPS63281444A (ja) | 1988-11-17 |
Family
ID=14689965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11655387A Pending JPS63281444A (ja) | 1987-05-13 | 1987-05-13 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63281444A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786305A (en) * | 1987-02-28 | 1998-07-28 | Sumitomo Electric Industries Ltd. | Process for manufacturing a compound oxide-type superconducting wire |
-
1987
- 1987-05-13 JP JP11655387A patent/JPS63281444A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786305A (en) * | 1987-02-28 | 1998-07-28 | Sumitomo Electric Industries Ltd. | Process for manufacturing a compound oxide-type superconducting wire |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JPS59501845A (ja) | 集積回路のためのアルミニウム−金属シリサイドの相互接続構造及びその製造方法 | |
| JPS61232625A (ja) | 半導体装置の製造方法 | |
| JPH04278543A (ja) | 半導体装置及びその製造方法 | |
| KR0138008B1 (ko) | 금속배선층 형성방법 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JPS5845810B2 (ja) | パタ−ンの形成方法 | |
| JP3028279B2 (ja) | 半導体素子のビアコンタクト形成方法 | |
| JPS6362104B2 (ja) | ||
| JPS63182839A (ja) | 半導体装置 | |
| KR100423532B1 (ko) | 반도체 소자의 본딩 패드 형성 방법 | |
| JPH01135041A (ja) | コンタクト部を有する半導体装置の製造方法 | |
| JPS63172445A (ja) | 多層配線の形成方法 | |
| JPS596560A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPS6019661B2 (ja) | 電極形成法 | |
| JPS605543A (ja) | 半導体装置の製造方法 | |
| JPS62213140A (ja) | 配線の製造方法 | |
| JPS5826659B2 (ja) | 半導体装置の電極形成法 | |
| JPS61208851A (ja) | 半導体装置の製造方法 | |
| JPH03205829A (ja) | 半導体装置の製造方法 | |
| JPS6184033A (ja) | 半導体装置及びその製造方法 | |
| JPS6030101B2 (ja) | パタ−ン形成方法 | |
| JPH0442539A (ja) | 半導体装置の製造方法 | |
| JPH0442559A (ja) | 半導体装置の製造方法 |