JPS63283248A - ビット同期のためのサンプリング方法 - Google Patents

ビット同期のためのサンプリング方法

Info

Publication number
JPS63283248A
JPS63283248A JP62116947A JP11694787A JPS63283248A JP S63283248 A JPS63283248 A JP S63283248A JP 62116947 A JP62116947 A JP 62116947A JP 11694787 A JP11694787 A JP 11694787A JP S63283248 A JPS63283248 A JP S63283248A
Authority
JP
Japan
Prior art keywords
sampling
code
synchronization
point
synchronizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62116947A
Other languages
English (en)
Inventor
Satoshi Yamagishi
山▲ぎし▼ 聡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Facom Corp
Original Assignee
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Facom Corp filed Critical Fuji Facom Corp
Priority to JP62116947A priority Critical patent/JPS63283248A/ja
Publication of JPS63283248A publication Critical patent/JPS63283248A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、集中監視制御システム等に用しsられるフ
レーム同期式のサイクリックディジタル情報伝送システ
ムにおけるビット同期のためのサンプリング方法に関す
る。
〔従来の技術〕
従来、フレーム同期式のデータ伝送方式では、送受信装
置間のビット同期が互いに独立に行なわれ、フレームの
区切りを同期パターン(同期ワード)により一致させて
いる。その同期パターンは、第3図に示す様に、1/2
ワード長より長い′O”の列(通常は42個)を前後の
1″(同期符号IA。
1B)で囲むものとなっている。そして、送受信装置間
のビット同期は、第4図の如く同期パターンlの後の1
1″、つまり同期符号IBの立ち上かり時点t0を求め
、受信装置の内部伝送りロツりに基づきこの時点t。か
ら(T+1)ビット長時間経過後を次のサンプリングポ
イントPl とし、以後1ビット長周期でサンプリング
することにより行なうようにしている。
〔発明が解決しようとする問題点〕
しかしながら、この方法では、回線のひずみが同期符号
の前、後に同じたけ分合イ÷+生じる等時性のひずみと
すれば、後側の同期符号IB(基準符号)のひずみがサ
ンプリングのずれとなる。
これは、送受信装置間の内部伝送りロックの偏差に加算
されるから、回線のひずみがビット同期に直接に影響を
与えるという問題点がある。
つまり、同期符号IBに符号ひずみがない場合は第4図
の如く、そのデータサンプリングポイントP1.P2は
符号中心と一致するが、同期符号IBが符号ひずみによ
って第5図のIBの如くなると、そのサンプリングポイ
ントもPlの如くずれることになる。この関係を拡大し
て説明するのが第6図で、同期符号IBに対しその前後
にΔT/2ずつの等時性ひずみをもつ同期符号IBにつ
いては、Poが最初のサンプリングポイントP1のため
の基準位置と云うことになり、本来のそれ(Po)に対
してΔTのずれが生じることがわかる。
なお、以上は同期符号が等時性ひずみによって狭くなる
場合について説明したが、広くなる場合についても同様
の問題が生じることは云う迄もない。
したがって、この発明は符号ひずみによる影響を極力無
くすことが可能なサンプリング方法を提供することを目
的とする。
〔問題点を解決するための手段〕
フレーム同期式のディジタル情報伝送方式でビット同期
を図るべく、同期パターンにおける後側の同期符号の幅
を測定してその中心位置を求め、その中心位置にもとづ
き以後のビット同期のためのサンプリングポイントを設
定して情報データをサンプリングする。
〔作用〕
回線のひずみが等時性ひずみであることを利用して、基
準符号の長さく幅)から基準符号の中心を決定すること
により、符号ひずみがビット同期のサンプリングに与え
る影響をなくす。すなわち、基準符号のひずみを±ΔT
とすれば、これが前縁。
後縁に1/2ずつ付加され、全体としてT±ΔTトする
。従来のサンプリングポイントの決定方法によれば、1
ビツト長はTゆえ、1/2Tの時点がサンプリングポイ
ントになり、正しいサンプリングポイントである1T−
1ニー!−ΔTに対してずれが生しる。しかしながら、
上記の如くすれば、基準符号の長さがT±ΔTであるか
らサンプリングポイントは1(T±ΔT)となり、正し
いサンプリングポイントと一致する。従って、見かけ上
符号ひずみによるサンプリングポイントのずれが補正さ
れることになる。
〔実施例〕
第1図はこの発明の詳細な説明するための説明図である
これは、同期符号が符号ひずみΔTによってIBの如く
狭くなった場合の例で、次のようにサンプリングポイン
トを設定する。
すなわち、まず同期符号IBの立上り点t。
を求め、次にその長さく幅)T−ΔTを求める。
次いで、この値(−T−ΔT)を1/2することによっ
て中心位[Poを求め、これを基準点として最初のサン
プリングポイントPIを決定し、以降はサンプリング周
期にしたがってデータのサンプリングを行なう。つまり
、従来は同期符号の立上り位置を基準にして次のサンプ
リング位置を決めるようにしていた\め、第5図または
第6図の如きずれが生じていたが、こ\では後側同期符
号の中心位置を求め、これを基準点としてサンプリング
ポイントを設定するようにしているので、サンプリング
ポイントと符号中心とが@1図の如く一致することにな
る。
なお、以上は同期符号が等時性ひずみによって狭くなる
場合について説明したが、広くなる場合についても同様
である。
第2図はサンプリングウィンドウを設定してとの発明に
よる方法を適用する例を説明するための説明図である。
こ\に、2がサンプリングウィンドウであり、この場合
のサンプリングポイントは、このサンプリングウィンド
ウ2内の相対的有意縛間(相対的位置)Aで表わされる
。つまり、最初に基準符号IBの立ち上がりt。を検出
し、サンプリングウィンドウ内の相対位置Aを記憶する
次に、基準符号の長さく幅)T −ΔTを測定し、T−
ΔT その1/2を最初の相対位置に加算する( A+ −)
サンプリングウィンドウの大きさを1ビツト長にとれば
、得られた相対位置はビット同期のサンプリングポイン
トPlに一致する。従って、この相対位置にもとづきビ
ットデータをサンプリングする事により、伝送データを
得ることができる。
〔発明の効果〕
この発明によれば、同期パターンの後側の同期符号の中
心位置を求め、こ\を基準としてデータをサンプリング
するようにしたので、符号ひずみがある場合でも情報デ
ータを正しくサンプリングすることができ、回線のひず
みに対して強い伝送装置を得ることができる利点がもた
らされる。
【図面の簡単な説明】
第1図はこの発明の詳細な説明するための説明図、第2
図はサンプリングウィンドウを設定してこの発明による
方法を適用する例を説明するための説明図、第3図は同
期パターンを説明するための波形図、第4図は従来のサ
ンプリング方法を説明するための説明図、第5図は符号
ひずみが生じた場合の従来のサンプリング方法を説明す
るための説明図、第6図は第5図の一部を拡大して示す
拡大図である。 符号説明 1・・・・・・同期パターン(同期ワード)、IA、1
2゜ B・・・・・・同期符号、2A、2B・・・・・・サン
プリングウィンドウ、to・・・・・・同期符号の立上
り点、PotP1tP2・・・・・・符号中心、Po・
・・・・・サンプリング基準位置、Pl、P2・・・・
・・サンプリングポイント。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎    清 冥 1 図 第2図 第 31!!! 第 AvA 、to po’ p、/ p2

Claims (1)

  1. 【特許請求の範囲】 フレーム同期式のディジタル情報伝送方式でビット同期
    を図るべく、 ビット同期をとるための同期パターンにおける後側の同
    期符号の幅を測定してその中心位置を求め、該中心位置
    にもとづき以後のビット同期のためのサンプリングポイ
    ントを設定して情報データをサンプリングすることを特
    徴とするビット同期のためのサンプリング方法。
JP62116947A 1987-05-15 1987-05-15 ビット同期のためのサンプリング方法 Pending JPS63283248A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62116947A JPS63283248A (ja) 1987-05-15 1987-05-15 ビット同期のためのサンプリング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62116947A JPS63283248A (ja) 1987-05-15 1987-05-15 ビット同期のためのサンプリング方法

Publications (1)

Publication Number Publication Date
JPS63283248A true JPS63283248A (ja) 1988-11-21

Family

ID=14699669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62116947A Pending JPS63283248A (ja) 1987-05-15 1987-05-15 ビット同期のためのサンプリング方法

Country Status (1)

Country Link
JP (1) JPS63283248A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055731A (en) * 1989-08-02 1991-10-08 Hitachi, Ltd. High-speed two-dimensional electrostatic actuator

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60153245A (ja) * 1984-01-20 1985-08-12 Sony Corp ビツトリカバリ回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60153245A (ja) * 1984-01-20 1985-08-12 Sony Corp ビツトリカバリ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055731A (en) * 1989-08-02 1991-10-08 Hitachi, Ltd. High-speed two-dimensional electrostatic actuator

Similar Documents

Publication Publication Date Title
CN117639780A (zh) 基于校正信号的ad同步方法
JPS63283248A (ja) ビット同期のためのサンプリング方法
JPH06162669A (ja) 同期符号抽出回路
JPH02279038A (ja) フレーム同期伝送のビット同期補正方法
JP2560406B2 (ja) ディジタル位相制御回路
JP2536435Y2 (ja) パリテイ計数回路
JP2003524970A (ja) 2相コード化データ信号におけるデータ及びクロックのリカバリのための方法及び装置
JP2002064475A (ja) 信号処理装置
JP2590935B2 (ja) デジタル伝送データ再生回路
JPH05342772A (ja) 同期検出方法
JPS59175012A (ja) 同期信号発生回路
JPH0316054B2 (ja)
JPS60194857A (ja) フレ−ム符号插入方式
JPH05325431A (ja) 磁気ディスク装置
JPH08130534A (ja) データ伝送適応化方式およびこれを備えたデータ伝送装置
JPH07169200A (ja) ディジタル情報信号の再生装置
JP2000278362A (ja) データ通信試験装置
JPS6350979A (ja) デイジタルデ−タ伝送装置
JPS61154217A (ja) 同期信号検出回路
JPH0616619B2 (ja) 同期外れ検出回路
JPH02190043A (ja) サンプリング位相誤差検出回路
JPS61225918A (ja) 非同期信号デ−タプリセツト回路
JP2001016190A (ja) デジタルデータ処理装置
JPH0292125A (ja) データ受信装置
JPS5830651B2 (ja) デ−タ検出方式