JPS63284660A - プロセッサ間通信方式 - Google Patents

プロセッサ間通信方式

Info

Publication number
JPS63284660A
JPS63284660A JP62118111A JP11811187A JPS63284660A JP S63284660 A JPS63284660 A JP S63284660A JP 62118111 A JP62118111 A JP 62118111A JP 11811187 A JP11811187 A JP 11811187A JP S63284660 A JPS63284660 A JP S63284660A
Authority
JP
Japan
Prior art keywords
processor
communication
inter
control
processors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62118111A
Other languages
English (en)
Other versions
JPH0564828B2 (ja
Inventor
Akira Jitsupou
実宝　昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62118111A priority Critical patent/JPS63284660A/ja
Priority to AU16178/88A priority patent/AU597824B2/en
Priority to CA000566873A priority patent/CA1297200C/en
Priority to DE3855718T priority patent/DE3855718T2/de
Priority to EP88107824A priority patent/EP0291907B1/en
Publication of JPS63284660A publication Critical patent/JPS63284660A/ja
Priority to US07/730,390 priority patent/US5432915A/en
Publication of JPH0564828B2 publication Critical patent/JPH0564828B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multi Processors (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高速演算プロセッサ等の複数のプロセッサを有
する情報処理装置に関し、特に、複数のプロセッサ間の
通信方式に関する。
〔従来の技術〕
従来、スーパーコンピュータのように高速に演算を実行
する情報処理装置では、ベクトル演算等を高速に実行す
る高速演算プロセッサと、大容量のデータを高速に演算
するために用いられる大容量高速演算メモリと、情報処
理システムのリソースの管理及びユーザープログラムの
コン／Ｆ　／ｌ　／ｌ／、　ＩＪンクを実行する制御プ
ロセッサと、入出力装置とのデータ転送を制御する入出
カプロセッサと、制御プログラムが格納された制御メモ
リとを備えている。
そして、制御ゾロセッサ及び入出力プロセッサからは、
演算メモリ及び制御メモリとが同一の空間にみえ、高速
演算プロセッサからは演算メモリと制御メモリとが異な
る空間にみえるように情報処理装置が構成される。
上述の情報処理装置では、制御プロセッサ、入出カプロ
セッサ、及び高速演算プロセッサによるプロセッサ間通
信を行う場合、制御メモリに備えられたロック手段によ
り通信許可が与えられたプロセッサのみが２通信元とし
てプロセッサ間通信を実行することができる。従って通
信元となったプロセッサがプロセッサ間通信の処理を完
了して。
ロック手段をアンロックするまで、他のプロセッサは、
プロセッサ間通信をすることができない。
〔発明が解決しようとする問題点〕
上述した従来の情報処理装置では、複数の高速演算プロ
セッサを用いて高速演算を並列実行処理しようとする場
合、高速演算プロセッサ間で同期をとるため頻繁にプロ
セッサ間通信が行なわれる。
１だ制御プロセッサ、入出カプロセッサは高速演算プロ
セッサの動作とは独立して動作する。その結果、プロセ
ッサ間通信の競合が生じ、高速演算７”ロセソサの性能
低下、システム全体のスループットの低下を招いてしま
うとい問題点がある。
〔問題点を解決するための手段〕
本発明によれば、第１のプロセッサ群、第２のプロセッ
サ群、第１のメモリ、及び第２のメモリがそれぞれシス
テム制御装置に接続され、該第１のプロセッサ群に対し
て前記第１及び第２のメモリが同一のメモリ空間として
構成され、前記第２のプロセッサ群に対して前記第１及
び第２のメモリが異なるメモリ空間として構成される情
報処理装置において、前記第１のプロセッサ群間でのプ
ロセッサ間通信は前記第１のメモリ上の第１のロック手
段によって通信許可が与えられると実行制御され、前記
第２のプロセッサ群間でのプロセッサ間通信は前記第２
のメモリ上の第２のロック手段により通信許可が与えら
れると、実行制御され。
さらに前記第１のプロセッサ群と第２のプロセッサ群と
の間におけるプロセッサ間通信は前記第１のメモリ上の
第３のロック手段により通信許可が与えられ、かつ前記
第１のメモリ上の第１のロック手段によシ通信許可が与
えられた場合に、実行制御されるようにしたととを特徴
とするプロセッサ通信方式が得られる。
〔実施例〕
次に２本発明について実施例によって説明する。
第１図を参照して、システム制御装置５は第１のプロセ
ッサ群を構成する制御プロセッサ３及び入出カプロセッ
サ４に接続されるとともに、制御プロセッサ７．８．９
及び１０に接続されるとともに演算メモリ２が接続され
ている。制御メモリ１上には制御プロセッサ３と入出カ
プロセッサ４とのプロセッサ間通信を実行制御するロッ
ク手段１１（第１のロック手段）が設けられるとともに
第１のプロセッサ群、即ち制御プロセッサ３．入出力プ
ロセッサ４と第２のプロセッサ群、即ち高が設けられて
いる。また、演算メモリ２上には高速演算プロセッサ７
，８，９．及び１０におけるプロセッサ間通信を実行制
御するロック手段１２（第２のロック手段）が設けられ
ている。
まず、第２図を参照して、第１のプロセッサ群間のプロ
セッサ間通信として、制御プロセッサ３から入出力プロ
セッサ４ヘプロセツサ間通信を行う場合、制御プロセッ
サ３はまずロック手段１１に対してロック取得要求を行
なう。その結果、ロック取得許可が与えられると、制御
プロセッサ３はシステム制御装置５を介して入出カプロ
セッサ４に対してプロセッサ間通信を行なう。ロック手
段１１はロック取得許可を与えた後は２通信元である制
御プロセッサ３によってロック解除指示が出されるまで
他のプロセッサからのロック取得要求に対してロック取
得不許可を応答する。
制御プロセッサ３からのプロセッサ間通信情報を受信し
た入出カプロセッサ４はこのプロセッサ間通信情報を解
読して処理を実行する。処理が完了すると、入出カプロ
セッサ４はリプライプロセッサ間通信情報を通信元であ
る制御プロセッサ３へ通信する。リプライプロセッサ間
通信情報を受信した制御プロセッサ３はロック手段１１
に対してロック解除指示を行ない、プロセッサ間通信処
理を完了する。
次に第３図を参照して、第２のプロセッサ間群内でのプ
ロセッサ間通信として、高速演算プロセッサ８から高速
演算プロセッサ９ヘプロセツサ間通信を行う場合、高速
演算プロセッサ８はまずロック手段１２に対してロック
取得要求を行なう。
ロック取得許可が与えられると、高速演算プロセッサ８
は、システム制御装置６を介してプロセッサ間通信を行
なう。そして、ロック手段１２は。
ロック取得許可を与えた後は２通信元である高速演算プ
ロセッサ９がらロック解除指示が出されるまで、他のプ
ロセッサからのロック取得要求に対して、ロック不許可
を応答する。
高速演算プロセッサ８がらのプロセッサ間通信情報を受
信した高速演算プロセッサ９はこのプロセッサ間通信情
報を解読して処理を実行する。処理が完了すると、高速
演算プロセッサ９は、リプライプロセッサ間通信情報を
通信元である高速演算フロセッサ８へ通信する。リプラ
イプロセッサ間通信情報を受信した高速演算プロセッサ
８はロック手段１２に対し、ロック解除指示を行ない。
プロセッサ間通信処理を完了する。
第４図を参照して、第１のプロセッサ群と第２のプロセ
ッサ群との間のプロセッサ間通ＭＫついて説明する。
高速演算プロセッサ７がら制御プロセッサ３ヘゾロセソ
サ間通信を行なう場合、高速演算プロセッサ７はまず、
ロック手段１３に対してロック取得要求を行なう。ロッ
ク取得許可が与えられると。
高速演算プロセッサ７は制御プロセッサ３に対しロック
取得許可を与えた後は２通信元である高速演算プロセッ
サ７によってロック解除指示が出されるまで、他のプロ
セッサからのロック取得要求に対して、ロック取得不許
可を応答する。高速演算プロセッサ７からのプロセッサ
間通信情報を受信した制御プロセッサ３はロック手段１
１ヘロツク取得要求を出し、ロック手段１１からロック
取得許可を与えられると、このプロセッサ間通信情報を
解読して処理実行する。処理が完了すると。
制御プロセッサ３はリプライプロセッサ間通信情報を通
信元である高速演算プロセッサ７へ通信して、その後ロ
ック手段１１に対してロック解除指示を出し、ロックを
解除する。一方、リプライプロセッサ間通信情報を受け
た高速演算プロセッサ７はロック手段１３に対してロッ
ク解除指示を行ない、プロセッサ間通信処理を完了する
。
次に、制御プロセッサ３から高速演算プロセッサ７ヘプ
ロセツサ間通信を行う場合、制御プロセッサ３からロッ
ク手段１３に対してロック取得要求を行なう。ロック取
得許可が得られると２次に。
ロック手段１１へロック取得要求を出す。ロック手段１
１から許可を与えられると、システム制御装置５及びシ
ステム制御装置６を介してプロセッサ間通信を行う。ロ
ック手段１３及びロック手段１１は、ロック取得許可を
与えた後は１通信元である制御ゾロセッサ７によってロ
ック解除指示が出されるまで、他のプロセッサからのロ
ック取得要求に対して、ロック取得不許可を応答する。
制御プロセッサ３からのゾロセッサ間通信情報を受信し
た高速演算プロセッサ７はこのプロ十ノサ間通信情報を
解読して処理実行する。処理が完了すると、高速演算プ
ロセッサ７はりプライプロセッサ間通信情報を通信元で
ある制御プロセッサ３へ通信する。このリプライプロセ
ッサ間通信情報を受信した制御プロセッサ３はロック手
段１３及びロック手段１１に対して四ツク解除指示を行
ない。
プロ士ツサ間通信処理を完了する。
ここで、第５図を参照して、第１のプロセッサ群と第２
のプロセッサ群との間のプロセッサ間通信と、第２のプ
ロセッサ群内のプロ七ノサ間通信とが競合した場合につ
いて説明する。
第１のプロセッサ群に属する制御プロセッサ３と第２の
プロセッサ群に属する高速演算プロセッサ７と間のノロ
七ノサ間通信は前述したように実行制御される。この際
、第２のゾロセッサ群に属する高速演算プロセッサ８と
高速演算プロセッサ９との間のプロセッサ間通信は、第
３図を用いて説明したようにロック手段１２を用いて、
同時に実行制御される。
〔発明の効果〕
以上説明したように本発明では、高速演算プロセッサ間
のゾロセッサ間通信の許可を与えるロック手段を別に設
け、かつ高速演算プロセッサに対する通信制御を通信元
の種類に応じて、同時に受は付けられるように制御する
ことにより、高速演算プロセッサ間のゾロセッサ間通信
の性能を高め。
かつ情報処理システム全体のスループツトを向上できる
という効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示すブロック図。 第２図は第１のプロセッサ群間におけるゾロセッサ間通
信を説明するだめの図、第３図は第２のプロセッサ群間
におけるプロセッサ間通信を説明するだめの図、第４図
は第１のゾロセッサ群と第２のプロセッサ群とのプロセ
ッサ間通信を説明するための図、第５図は第２のゾロセ
ッサ群におけるプロセッサ通信と第１のゾロセッサ群と
第２のプロセッサとのプロセッサ通信とが同時に発生し
た際の処理を説明するだめの図である。 ■・・・制御メモリ、２・・・演算メモリ、３・・・制
御プロセッサ、４・・・入ｆｌ１７’ロセッサ、５・・
・システム制御装置、６・・・システム制御装置、７，
８，９゜ＩＯ・・・高速演算プロセッサ、１１，１２．
１３・・ロック手段。 第１図 制御ブロセｆす 第２図 第３図

Claims (1)

    【特許請求の範囲】
  1. １、第１のプロセッサ群、第２のプロセッサ群、第１の
    メモリ、及び第２のメモリがそれぞれシステム制御装置
    に接続され、該第１のプロセッサ群に対して前記第１及
    び第２のメモリが同一のメモリ空間として構成され、前
    記第２のプロセッサ群に対して前記第１及び第２のメモ
    リが異なるメモリ空間として構成される情報処理装置に
    おいて、前記第１のプロセッサ群間でのプロセッサ間通
    信は前記第１のメモリ上の第１のロック手段によって通
    信許可が与えられると実行制御され、前記第２のプロセ
    ッサ群間でのプロセッサ間通信は前記第２のメモリ上の
    第２のロック手段により通信許可が与えられると、実行
    制御されさらに前記第１のプロセッサ群と第２のプロセ
    ッサ群との間におけるプロセッサ間通信は前記第１のメ
    モリ上の第３のロック手段により通信許可が与えられ、
    かつ前記第１のメモリ上の第１のロック手段により通信
    許可が与えられた場合に、実行制御されるようにしたこ
    とを特徴とするプロセッサ通信方式。
JP62118111A 1987-05-16 1987-05-16 プロセッサ間通信方式 Granted JPS63284660A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP62118111A JPS63284660A (ja) 1987-05-16 1987-05-16 プロセッサ間通信方式
AU16178/88A AU597824B2 (en) 1987-05-16 1988-05-16 Interprocessor communication system in information processing system enabling communication between execution processor units during communication between other processor units
CA000566873A CA1297200C (en) 1987-05-16 1988-05-16 Interprocessor communication system in information processing system enabling communication between execution processor units during communication between other processor units
DE3855718T DE3855718T2 (de) 1987-05-16 1988-05-16 Ubertragungssystem zwischen Prozessoren in einem Nachrichtenverarbeitungssystem mit Übertragung zwischen Ausführungsprozessoren während Übertragung zwischen anderen Prozessoren
EP88107824A EP0291907B1 (en) 1987-05-16 1988-05-16 Interprocessor communication system in information processing system enabling communication between execution processor units during communication between other processor units
US07/730,390 US5432915A (en) 1987-05-16 1991-07-15 Interprocessor communication system in an information processing system enabling communication between execution processor units during communication between other processor units

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62118111A JPS63284660A (ja) 1987-05-16 1987-05-16 プロセッサ間通信方式

Publications (2)

Publication Number Publication Date
JPS63284660A true JPS63284660A (ja) 1988-11-21
JPH0564828B2 JPH0564828B2 (ja) 1993-09-16

Family

ID=14728297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62118111A Granted JPS63284660A (ja) 1987-05-16 1987-05-16 プロセッサ間通信方式

Country Status (6)

Country Link
US (1) US5432915A (ja)
EP (1) EP0291907B1 (ja)
JP (1) JPS63284660A (ja)
AU (1) AU597824B2 (ja)
CA (1) CA1297200C (ja)
DE (1) DE3855718T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007265426A (ja) * 2000-12-28 2007-10-11 Internatl Business Mach Corp <Ibm> クワッド認識ロック・プリミティブ

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0720150B2 (ja) * 1988-07-11 1995-03-06 松下電器産業株式会社 通信制御方法
EP0426413B1 (en) * 1989-11-03 1997-05-07 Compaq Computer Corporation Multiprocessor arbitration in single processor arbitration schemes
JP2511588B2 (ja) * 1990-09-03 1996-06-26 インターナショナル・ビジネス・マシーンズ・コーポレイション デ―タ処理ネットワ―ク、ロックを獲得させる方法及び直列化装置
DE69223304T2 (de) * 1991-09-27 1998-06-18 Sun Microsystems Inc Arbitrierungsverriegelungverfahren und -vorrichtung für einen entfernten Bus
GB9314860D0 (en) * 1993-07-16 1993-09-01 D2B Systems Co Ltd Communication bus system with mitigation of slave station locking problem and master station for use in such communication system
JP3125842B2 (ja) * 1995-03-03 2001-01-22 株式会社日立製作所 並列計算機での通信処理方法及びそのシステム
KR20120089072A (ko) * 2011-02-01 2012-08-09 삼성전자주식회사 하드웨어 요청 처리 방법 및 멀티-코어 시스템
US12267412B2 (en) 2022-04-22 2025-04-01 Schlage Lock Company Llc Technologies for secure inter-processor communications

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136850A (ja) * 1983-12-26 1985-07-20 Fujitsu Ltd マルチプロセッサ・システム
JPS60178566A (ja) * 1984-02-25 1985-09-12 Fujitsu Ltd アクセス制御方式
JPS61201326A (ja) * 1985-03-04 1986-09-06 Nec Corp 情報処理装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4257099A (en) * 1975-10-14 1981-03-17 Texas Instruments Incorporated Communication bus coupler
US4041472A (en) * 1976-04-29 1977-08-09 Ncr Corporation Data processing internal communications system having plural time-shared intercommunication buses and inter-bus communication means
FR2476349A1 (fr) * 1980-02-15 1981-08-21 Philips Ind Commerciale Systeme de traitement de donnees reparti
US4412281A (en) * 1980-07-11 1983-10-25 Raytheon Company Distributed signal processing system
US4402040A (en) * 1980-09-24 1983-08-30 Raytheon Company Distributed bus arbitration method and apparatus
US4456970A (en) * 1981-12-10 1984-06-26 Burroughs Corporation Interrupt system for peripheral controller
US4470114A (en) * 1982-03-01 1984-09-04 Burroughs Corporation High speed interconnection network for a cluster of processors
NL8202060A (nl) * 1982-05-19 1983-12-16 Philips Nv Rekenmachinesysteem met een bus voor data-, adres- en besturingssignalen, welke bevat een linkerbus en een rechterbus.
US4868741A (en) * 1983-07-22 1989-09-19 Texas Instruments Incorporated Computer bus deadlock prevention
US4611297A (en) * 1983-08-18 1986-09-09 Pitney Bowes Inc. Bus grant circuit
US4677588A (en) * 1983-11-14 1987-06-30 International Business Machines Corp. Network interconnection without integration
IT1184553B (it) * 1985-05-07 1987-10-28 Honeywell Inf Systems Architettura di sistema a piu' processori
US4897784A (en) * 1985-06-10 1990-01-30 Nay Daniel L Multi-level bus access for multiple central processing unit
US4713793A (en) * 1985-12-02 1987-12-15 Gte Communication Systems Corporation Circuit for CCIS data transfer between a CPU and a plurality of terminal equipment controllers
US5081576A (en) * 1988-03-24 1992-01-14 Encore Computer U.S., Inc. Advance polling bus arbiter for use in multiple bus system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136850A (ja) * 1983-12-26 1985-07-20 Fujitsu Ltd マルチプロセッサ・システム
JPS60178566A (ja) * 1984-02-25 1985-09-12 Fujitsu Ltd アクセス制御方式
JPS61201326A (ja) * 1985-03-04 1986-09-06 Nec Corp 情報処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007265426A (ja) * 2000-12-28 2007-10-11 Internatl Business Mach Corp <Ibm> クワッド認識ロック・プリミティブ

Also Published As

Publication number Publication date
EP0291907B1 (en) 1996-12-27
AU1617888A (en) 1988-11-17
DE3855718D1 (de) 1997-02-06
EP0291907A2 (en) 1988-11-23
DE3855718T2 (de) 1997-07-24
EP0291907A3 (en) 1992-04-15
JPH0564828B2 (ja) 1993-09-16
CA1297200C (en) 1992-03-10
AU597824B2 (en) 1990-06-07
US5432915A (en) 1995-07-11

Similar Documents

Publication Publication Date Title
JP3411273B2 (ja) プロセッサでのデータ処理方法及びデータ処理システム
US7895260B2 (en) Processing data access requests among a plurality of compute nodes
US8122228B2 (en) Broadcasting collective operation contributions throughout a parallel computer
CN116340243B (zh) 一种双核可信执行的安全芯片架构
EP0295646B1 (en) Arithmetic operation processing apparatus of the parallel processing type and compiler which is used in this apparatus
US20200057738A1 (en) Input/output port rotation in a storage area network device
WO1995028676A1 (en) Local semiautonomous dedicated-storage access for parallel processors
JPH0564828B2 (ja)
EP2472396A1 (en) Computer device
US6981108B1 (en) Method for locking shared resources connected by a PCI bus
JPS59220866A (ja) 分散処理方式
JPH0789320B2 (ja) 演算処理装置
Al-Mouhamed Multiprocessor system for realtime robotics applications
JPH03138751A (ja) 資源管理方法
JP2687716B2 (ja) 情報処理装置
JPS5847468Y2 (ja) マイクロプロセツサ相互排除回路
JPS62229353A (ja) 共通バス調停方式
JP2705955B2 (ja) 並列情報処理装置
JP2751660B2 (ja) マルチプロセッサ・システム
JPH01263858A (ja) マルチプロセッサシステム
JPH0340169A (ja) 多重プロセツサシステムおよび複数の処理装置を制御する方法
JPH03288255A (ja) マルチ・プロセッサのネットワーク制御方式
JPH08329020A (ja) 並列計算機
JPH04659A (ja) コンピュータ・ボード
Dandekar Design & application of a memory-coupled microprocessor network