JPS6328523B2 - - Google Patents
Info
- Publication number
- JPS6328523B2 JPS6328523B2 JP13609883A JP13609883A JPS6328523B2 JP S6328523 B2 JPS6328523 B2 JP S6328523B2 JP 13609883 A JP13609883 A JP 13609883A JP 13609883 A JP13609883 A JP 13609883A JP S6328523 B2 JPS6328523 B2 JP S6328523B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- program information
- bandpass filter
- pulse
- passband
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 21
- 230000010354 integration Effects 0.000 claims description 15
- 230000007423 decrease Effects 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
- H03G5/02—Manually-operated control
- H03G5/14—Manually-operated control in frequency-selective amplifiers
Landscapes
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
本発明は通過帯域調節回路に係わり、特に希望
信号から混信を除去するため無線通信機等に組込
まれる通過帯域調節回路に関する。
信号から混信を除去するため無線通信機等に組込
まれる通過帯域調節回路に関する。
従来の通過帯域調節回路は第１図に示す混合器
３、バンドパスフイルタ４、混合器５、バンドパ
スフイルタ６、復調器７からなる主経路の通過帯
域を調整する。通過帯域の調節には混合器３，５
および復調器７のローカル側端子３ａ，５ａ，７
ａへ入力される発振信号の周波数を変化させる。
それぞれの発振信号の周波数を変化させるとバン
ドパスフイルタ４，６の通過特性と関聯して等価
的に通過帯域が調整される。特許請求の範囲の用
語のうち第１、第２の演算手段とはバンドパスフ
イルタの前段および後段に設けられた混合器また
は復調器、第１、第２の演算手段に係わるローカ
ル信号をそれぞれ第１、第２の発振信号という。
また、第１、第２の信号とは演算手段に入出力す
る信号を示す。
３、バンドパスフイルタ４、混合器５、バンドパ
スフイルタ６、復調器７からなる主経路の通過帯
域を調整する。通過帯域の調節には混合器３，５
および復調器７のローカル側端子３ａ，５ａ，７
ａへ入力される発振信号の周波数を変化させる。
それぞれの発振信号の周波数を変化させるとバン
ドパスフイルタ４，６の通過特性と関聯して等価
的に通過帯域が調整される。特許請求の範囲の用
語のうち第１、第２の演算手段とはバンドパスフ
イルタの前段および後段に設けられた混合器また
は復調器、第１、第２の演算手段に係わるローカ
ル信号をそれぞれ第１、第２の発振信号という。
また、第１、第２の信号とは演算手段に入出力す
る信号を示す。
混合器３のローカル側端子３ａはPLL回路８
の端子８ｂから発振信号を供給される。PLL回
路８はPLLループにプログラマブルカウンタ１
４を有し、プログラマブルカウンタ１４はプログ
ラム情報をプログラム情報形成手段として設けら
れたパルス積算カウンタ１５から得るようになつ
ている。パルス積算カウンタ１５は操作パネル１
９に設けられた周波数調整ダイヤル１９ａに応じ
たパルスを発生するパルス発生回路１６から送出
されるパルスを積算する。したがつて、周波数調
整ダイヤル１９ａを正転または逆転するとローカ
ル側端子３ａの発振信号の周波数が定まり、アン
テナ１からRFユニツト２へ入力される受信信号fi
が選択される。
の端子８ｂから発振信号を供給される。PLL回
路８はPLLループにプログラマブルカウンタ１
４を有し、プログラマブルカウンタ１４はプログ
ラム情報をプログラム情報形成手段として設けら
れたパルス積算カウンタ１５から得るようになつ
ている。パルス積算カウンタ１５は操作パネル１
９に設けられた周波数調整ダイヤル１９ａに応じ
たパルスを発生するパルス発生回路１６から送出
されるパルスを積算する。したがつて、周波数調
整ダイヤル１９ａを正転または逆転するとローカ
ル側端子３ａの発振信号の周波数が定まり、アン
テナ１からRFユニツト２へ入力される受信信号fi
が選択される。
操作パネル１９のワイズ用可変抵抗１９ｂを操
作するとVCO１７が制御され混合器３および５
のローカル側端子３ａと５ａの発振信号の周波数
が変化する。それぞれの発振信号の周波数の変化
により主経路の通過帯域幅が変更される。通過帯
域幅を変えることをワイズという。
作するとVCO１７が制御され混合器３および５
のローカル側端子３ａと５ａの発振信号の周波数
が変化する。それぞれの発振信号の周波数の変化
により主経路の通過帯域幅が変更される。通過帯
域幅を変えることをワイズという。
操作パネル１９のシフト用可変抵抗１９ｃを操
作するとVCO１８が制御され混合器３のローカ
ル側端子３ａと復調器７のローカル端子７ａの発
振信号の周波数が変化する。発振信号の周波数が
変化すると中心周波数の変更すなわちシフトが行
こなわれる。なお、シフト、ワイド調整に対して
受信信号fiの周波数は変化しないよう発振信号の
周波数の増減方向ならびに変化量が定めてある。
第１図中符号９は位相比較器、１０はローパスフ
イルタ、１１はVCO、１２，１３は混合器であ
り基準信号frは端子８ａを経由して位相比較器９
へ送られている。
作するとVCO１８が制御され混合器３のローカ
ル側端子３ａと復調器７のローカル端子７ａの発
振信号の周波数が変化する。発振信号の周波数が
変化すると中心周波数の変更すなわちシフトが行
こなわれる。なお、シフト、ワイド調整に対して
受信信号fiの周波数は変化しないよう発振信号の
周波数の増減方向ならびに変化量が定めてある。
第１図中符号９は位相比較器、１０はローパスフ
イルタ、１１はVCO、１２，１３は混合器であ
り基準信号frは端子８ａを経由して位相比較器９
へ送られている。
一般に通過帯域調節回路はローカル側端子３
ａ，５ａ，７ａから混合器３，５および復調器７
へ注入される発振信号の周波数変化量が互いに密
接な関係を保ちながら増加または減少することが
望ましい。このため、回転部材の回転角、直線摺
動部材の直線移動量で調節量を決めるとき各部材
の移動量と移動により発生させる電気的制御量と
が一致し、かつ統一される必要がある。しかるに
従来の通過帯域調節回路は周波数調整ダイヤル１
９ａと他の回転部材（ワイズ並びにシフト用可変
抵抗１９ｂ，１９ｃ）との間の移動量は関聯性が
なく、かつ、一方はパルスを信号源とし他は電圧
変化量を信号源とするなど統一性に欠けている。
このため、デジタル化されたVFO等の回路から
なる無線通信機に従来の通過帯域調整回路を組込
む場合等では回路構成が複雑化し、かつ部品点数
が増加する等の欠点を有している。
ａ，５ａ，７ａから混合器３，５および復調器７
へ注入される発振信号の周波数変化量が互いに密
接な関係を保ちながら増加または減少することが
望ましい。このため、回転部材の回転角、直線摺
動部材の直線移動量で調節量を決めるとき各部材
の移動量と移動により発生させる電気的制御量と
が一致し、かつ統一される必要がある。しかるに
従来の通過帯域調節回路は周波数調整ダイヤル１
９ａと他の回転部材（ワイズ並びにシフト用可変
抵抗１９ｂ，１９ｃ）との間の移動量は関聯性が
なく、かつ、一方はパルスを信号源とし他は電圧
変化量を信号源とするなど統一性に欠けている。
このため、デジタル化されたVFO等の回路から
なる無線通信機に従来の通過帯域調整回路を組込
む場合等では回路構成が複雑化し、かつ部品点数
が増加する等の欠点を有している。
本発明は上述した点にかんがみなされたもので
ローカル信号等の生成にPLL回路を組込んだ無
線通信機に適用でき、かつ、通過帯域の調整が容
易な通過帯域調節回路を提供することを目的とす
る。
ローカル信号等の生成にPLL回路を組込んだ無
線通信機に適用でき、かつ、通過帯域の調整が容
易な通過帯域調節回路を提供することを目的とす
る。
本発明による通過帯域調節回路はバンドパスフ
イルタの前段と後段に第１、第２の演算手段を設
けてある。第１、第２の演算回路のそれぞれのロ
ーカル信号となる第１、第２の発振信号はPLL
ループにプログラマブルカウンタを設けてある第
１、第２のPLL回路で生成されるようになつて
いる。プログラマブルカウンタで必要なプログラ
ム情報はパルス積算カウンタで形成される第１、
第２のプログラム情報形成手段で作られる。第
１、第２のプログラム情報形成手段は周波数調整
ダイヤル等により発生するパルス数を制御されて
いるパルス発生回路から積算パルスを入力され
る。通過帯域を調整する場合は第２のプログラム
情報形成手段によるパルス積算機能を能動、非能
動とするよう構成されている。
イルタの前段と後段に第１、第２の演算手段を設
けてある。第１、第２の演算回路のそれぞれのロ
ーカル信号となる第１、第２の発振信号はPLL
ループにプログラマブルカウンタを設けてある第
１、第２のPLL回路で生成されるようになつて
いる。プログラマブルカウンタで必要なプログラ
ム情報はパルス積算カウンタで形成される第１、
第２のプログラム情報形成手段で作られる。第
１、第２のプログラム情報形成手段は周波数調整
ダイヤル等により発生するパルス数を制御されて
いるパルス発生回路から積算パルスを入力され
る。通過帯域を調整する場合は第２のプログラム
情報形成手段によるパルス積算機能を能動、非能
動とするよう構成されている。
以下、本発明になる通過帯域調節回路の一実施
例を第２図とともに説明する。
例を第２図とともに説明する。
第２図において、２３，２４および２５は
PLL回路である。PLL回路２３，２４および２
５はプログラマブルカウンタ２３ａ，２４ａおよ
び２５ａをそれぞれのPLLループ（図示してな
い）に設けてある。PLL回路２３，２４および
２５のVOC（図示してない）で発振した発振信号
は端子３ａ，５ａ，７ａを経由して混合器３，５
並びに復調器７へ供給される。
PLL回路である。PLL回路２３，２４および２
５はプログラマブルカウンタ２３ａ，２４ａおよ
び２５ａをそれぞれのPLLループ（図示してな
い）に設けてある。PLL回路２３，２４および
２５のVOC（図示してない）で発振した発振信号
は端子３ａ，５ａ，７ａを経由して混合器３，５
並びに復調器７へ供給される。
バンドパスフイルタ４に対応した第１、第２の
演算手段は混合器３，５であり、バンドパスフイ
ルタ６に対応した第１、第２の演算手段は混合器
５および変調器７である。上記それぞれに対する
第１、第２のプログラム情報形成手段としてパル
ス積算カウンタ２６，２７および２８が設けてあ
る。パルス積算カウンタ２６，２７，２８で生成
されたプログラム情報はPLL回路２３，２４，
２５のPLLループに設けられたプログラマブル
カウンタ２３ａ，２４ａ，２５ａへ出力される。
演算手段は混合器３，５であり、バンドパスフイ
ルタ６に対応した第１、第２の演算手段は混合器
５および変調器７である。上記それぞれに対する
第１、第２のプログラム情報形成手段としてパル
ス積算カウンタ２６，２７および２８が設けてあ
る。パルス積算カウンタ２６，２７，２８で生成
されたプログラム情報はPLL回路２３，２４，
２５のPLLループに設けられたプログラマブル
カウンタ２３ａ，２４ａ，２５ａへ出力される。
パルス発生器１６の出力側はパルス積算カウン
タ２６の入力側と接続されている。また、パルス
発生器１６の出側はスイツチ２９の常開接点を経
由してパルス積算カウンタ２７の入側と接続さ
れ、更にスイツチ３０の常開接点を経由してパル
ス積算カウンタ２８の入側とも接続されている。
タ２６の入力側と接続されている。また、パルス
発生器１６の出側はスイツチ２９の常開接点を経
由してパルス積算カウンタ２７の入側と接続さ
れ、更にスイツチ３０の常開接点を経由してパル
ス積算カウンタ２８の入側とも接続されている。
操作パネル１９に設けられたワイズ釦２１を押
下するとスイツチ２９と３１ａが動作しそれぞれ
の常開接点が閉成する。シフト釦２２を押下する
とスイツチ３０と３１ａが動作しそれぞれの常開
接点が閉成する。ワイズ釦２１、シフト釦２２を
復旧すると対応したスイツチ２９，３０，３１ａ
が復旧して閉成された常開接点が開路する。
下するとスイツチ２９と３１ａが動作しそれぞれ
の常開接点が閉成する。シフト釦２２を押下する
とスイツチ３０と３１ａが動作しそれぞれの常開
接点が閉成する。ワイズ釦２１、シフト釦２２を
復旧すると対応したスイツチ２９，３０，３１ａ
が復旧して閉成された常開接点が開路する。
受信周波数表示器３３は液晶等の表示部材で形
成される。パルス積算カウンタ２６からプログラ
マブルカウンタ２３ａへ送られるプログラム情報
はＸ，X′結線を経由して分岐され、演算レジス
タ３１へ入力される。演算レジスタ３１は入力さ
れたプログラム情報をデコーダ３２でBCDに変
換し受信周波数表示器３３で受信信号fiの周波数
を表示する。スイツチ３１ａが動作中、プログラ
ム情報が変化してもデコーダ３２へのデータは変
化しない。スイツチ３１ａが復旧後ワイズ、シフ
ト状態のまま受信信号fiの周波数を変更すると演
算レジスタ３１はワイズ、シフト状態に係わるパ
ルス積算カウンタ２６における増減分を演算して
受信周波数表示器３３で表示する。
成される。パルス積算カウンタ２６からプログラ
マブルカウンタ２３ａへ送られるプログラム情報
はＸ，X′結線を経由して分岐され、演算レジス
タ３１へ入力される。演算レジスタ３１は入力さ
れたプログラム情報をデコーダ３２でBCDに変
換し受信周波数表示器３３で受信信号fiの周波数
を表示する。スイツチ３１ａが動作中、プログラ
ム情報が変化してもデコーダ３２へのデータは変
化しない。スイツチ３１ａが復旧後ワイズ、シフ
ト状態のまま受信信号fiの周波数を変更すると演
算レジスタ３１はワイズ、シフト状態に係わるパ
ルス積算カウンタ２６における増減分を演算して
受信周波数表示器３３で表示する。
ここで、ワイズ釦２１を操作するとスイツチ２
９と３１ａが動作し、スイツチ２９と３１ａの常
開接点が閉成される。周波数調整ダイヤル２０を
正転または反転させるとパルス発生器１６から出
力される加、減算パルスがパルス積算カウンタ２
６，２７へ送出される。PLL回路２４の発振信
号は平常の発振信号の周波数から増加または減少
するからバンドパスフイルタ４を通過する周波数
は通常の場合より偏移する。混合器５の発振信号
の周波数も通常の場合より偏移しているので両者
の偏移が相殺され通常の周波数にもどされるので
見掛け上、キヤリヤ周波数は動かずバンドパスフ
イルタ４の通過域が移動したことになる。したが
つて、バンドパスフイルタ６を通過する周波数幅
は上記移動分だけ変化するので、通常の場合より
狭くする方向で動作するよう上記増減を定める。
更に、シフト釦２２を操作し周波数調整ダイヤル
を正転または反転すると混合器３および復調器７
の発振信号の周波数が増加または減少する。この
場合は混合器５の発振信号の周波数は前記ワイズ
動作分に相当する偏移のままで変化しないのでバ
ンドパスフイルタ４、混合器５、バンドパスフイ
ルタ６の周波数幅は変化せず動作上はバンドパス
フイルタ４をバンドパスフイルタ６へ、混合器４
を復調器７へ置換えたと同様になりシフト動作と
なる。上記それぞれの動作に係わる周波数の偏移
量はその都度演算レジスタ３１で演算され偏移し
てないプログラム情報としてデコーダ３２を介し
て受信周波数表示器３３で表示される。
９と３１ａが動作し、スイツチ２９と３１ａの常
開接点が閉成される。周波数調整ダイヤル２０を
正転または反転させるとパルス発生器１６から出
力される加、減算パルスがパルス積算カウンタ２
６，２７へ送出される。PLL回路２４の発振信
号は平常の発振信号の周波数から増加または減少
するからバンドパスフイルタ４を通過する周波数
は通常の場合より偏移する。混合器５の発振信号
の周波数も通常の場合より偏移しているので両者
の偏移が相殺され通常の周波数にもどされるので
見掛け上、キヤリヤ周波数は動かずバンドパスフ
イルタ４の通過域が移動したことになる。したが
つて、バンドパスフイルタ６を通過する周波数幅
は上記移動分だけ変化するので、通常の場合より
狭くする方向で動作するよう上記増減を定める。
更に、シフト釦２２を操作し周波数調整ダイヤル
を正転または反転すると混合器３および復調器７
の発振信号の周波数が増加または減少する。この
場合は混合器５の発振信号の周波数は前記ワイズ
動作分に相当する偏移のままで変化しないのでバ
ンドパスフイルタ４、混合器５、バンドパスフイ
ルタ６の周波数幅は変化せず動作上はバンドパス
フイルタ４をバンドパスフイルタ６へ、混合器４
を復調器７へ置換えたと同様になりシフト動作と
なる。上記それぞれの動作に係わる周波数の偏移
量はその都度演算レジスタ３１で演算され偏移し
てないプログラム情報としてデコーダ３２を介し
て受信周波数表示器３３で表示される。
演算レジスタ３１からデコーダ３２へ送出する
プログラム情報を必要に応じてワイド、シフト動
作に係わる周波数偏移量に切換えると受信周波数
表示器３３でワイド、シフト量を表示することも
可能である。
プログラム情報を必要に応じてワイド、シフト動
作に係わる周波数偏移量に切換えると受信周波数
表示器３３でワイド、シフト量を表示することも
可能である。
本発明による通過帯域調節回路はバンドパスフ
イルタの前段、後段に第１、第２の演算回路を有
し、この第１、第２の演算回路には第１、第２の
PLL回路、第１、第２のプログラマブルカウン
タ、第１、第２のプログラム情報形成手段が設け
てある。第１、第２のプログラム情報形成手段は
パルス積算機能を持ち両者共にパルス発生手段か
ら発生するパルスで駆動され、第２のプログラム
情報形成手段のパルス積算機能は能動、非能動と
なるよう構成してあるためパルス数によりシフ
ト、ワイド動作が得られる特長を有している。こ
のためデジタル化したVFOを装備した無線通信
機にこの通過帯域調整回路を組込めば調節に要す
る入出力部材並びに回路が一元化出来、かつ調節
量をデジタル化できるのでプログラム情報、デイ
スプレイ情報等をマイクロコンピユータで処理す
ることも可能となる等各種効果が期待できる。
イルタの前段、後段に第１、第２の演算回路を有
し、この第１、第２の演算回路には第１、第２の
PLL回路、第１、第２のプログラマブルカウン
タ、第１、第２のプログラム情報形成手段が設け
てある。第１、第２のプログラム情報形成手段は
パルス積算機能を持ち両者共にパルス発生手段か
ら発生するパルスで駆動され、第２のプログラム
情報形成手段のパルス積算機能は能動、非能動と
なるよう構成してあるためパルス数によりシフ
ト、ワイド動作が得られる特長を有している。こ
のためデジタル化したVFOを装備した無線通信
機にこの通過帯域調整回路を組込めば調節に要す
る入出力部材並びに回路が一元化出来、かつ調節
量をデジタル化できるのでプログラム情報、デイ
スプレイ情報等をマイクロコンピユータで処理す
ることも可能となる等各種効果が期待できる。
第１図は従来の通過帯域調整回路のブロツク
図、第２図は本発明の通過帯域調整回路の一実施
例を示すブロツク図である。図中符号１はアンテ
ナ、２はRFユニツト、３，５，１２，１３は混
合器、４，６はバンドパスフイルタ、７は復調
器、８，２３，２４，２５はPLL回路、９は位
相比較器、１０はローパスフイルタ、１１，１
７，１８はVCO、１４，２３ａ，２４ａ，２５
ａはプログラマブルカウンタ、１５，２６，２
７，２８はパルス積算カウンタ、１６はパルス発
生器、１９は操作パネル、１９ａ，２０は周波数
調整ダイヤル、１９ｂはワイズ用可変抵抗、１９
ｃはシフト用可変抵抗、２１はワイズ釦、２２は
シフト釦、２９，３０，３１ａはスイツチ、３１
は演算レジスタ、３２はデコーダ、３３は受信周
波数表示器である。
図、第２図は本発明の通過帯域調整回路の一実施
例を示すブロツク図である。図中符号１はアンテ
ナ、２はRFユニツト、３，５，１２，１３は混
合器、４，６はバンドパスフイルタ、７は復調
器、８，２３，２４，２５はPLL回路、９は位
相比較器、１０はローパスフイルタ、１１，１
７，１８はVCO、１４，２３ａ，２４ａ，２５
ａはプログラマブルカウンタ、１５，２６，２
７，２８はパルス積算カウンタ、１６はパルス発
生器、１９は操作パネル、１９ａ，２０は周波数
調整ダイヤル、１９ｂはワイズ用可変抵抗、１９
ｃはシフト用可変抵抗、２１はワイズ釦、２２は
シフト釦、２９，３０，３１ａはスイツチ、３１
は演算レジスタ、３２はデコーダ、３３は受信周
波数表示器である。
Claims (1)
- １ プログラマブルカウンタをPLLループに設
けた第１のPLL回路並びに第２のPLL回路と、
上記それぞれのプログラマブルカウンタのプログ
ラム情報をパルスの積算により形成する第１のプ
ログラム情報形成手段並びに第２のプログラム情
報形成手段と、上記第１のPLL回路に係わる第
１の発振信号と第１の信号との周波数を演算する
第１の演算手段と、上記第１の演算手段で演算さ
れた第２の信号を入力されるバンドパスフイルタ
と、上記バンドパスフイルタを通過した上記第２
の信号の周波数と上記第２のPLL回路に係わる
第２の発振信号の周波数とを演算する第２の演算
手段と、を具備した通過帯域調節回路において、
発生する上記パルスの数を調節できるパルス発生
手段と、上記パルス発生手段で形成されたパルス
を積算する第１のプログラム情報形成手段並びに
第２のプログラム情報形成手段と、上記第２のプ
ログラム情報形成手段のパルス積算機能を能動、
非能動とするパルス積算機能制御手段と、を具備
しパルス積算機能制御手段の動作に応じてバンド
パスフイルタの通過帯域を調節するよう構成した
ことを特徴とする通過帯域調節回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13609883A JPS6028329A (ja) | 1983-07-26 | 1983-07-26 | 通過帯域調節回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13609883A JPS6028329A (ja) | 1983-07-26 | 1983-07-26 | 通過帯域調節回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6028329A JPS6028329A (ja) | 1985-02-13 |
| JPS6328523B2 true JPS6328523B2 (ja) | 1988-06-08 |
Family
ID=15167216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13609883A Granted JPS6028329A (ja) | 1983-07-26 | 1983-07-26 | 通過帯域調節回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6028329A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS649812U (ja) * | 1987-07-07 | 1989-01-19 |
-
1983
- 1983-07-26 JP JP13609883A patent/JPS6028329A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS649812U (ja) * | 1987-07-07 | 1989-01-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6028329A (ja) | 1985-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4817195A (en) | Channel selection apparatus having automatic frequency compensation for transmission frequency error | |
| JPS5853808B2 (ja) | 可変速度クロツク信号回収回路 | |
| US5160900A (en) | Method to speed up the training of a shift oscillator in a frequency synthesizer | |
| EP0551106A2 (en) | Frequency sweep control apparatus | |
| JPS6328523B2 (ja) | ||
| JP4294243B2 (ja) | 時間的遅延の短い周波数比較装置 | |
| JPH09186587A (ja) | Ｐｌｌ回路 | |
| EP0562794B1 (en) | Superheterodyne receiver | |
| JP2947203B2 (ja) | 周波数シンセサイザ | |
| JPS5840375B2 (ja) | ダブルス−パ−ジユシンキ | |
| JP2785609B2 (ja) | ローカル周波数切替え方式 | |
| JPS6366089B2 (ja) | ||
| JP3399135B2 (ja) | 高周波デジタル信号受信装置 | |
| JPH0311960Y2 (ja) | ||
| JPH026460B2 (ja) | ||
| JPS6033742A (ja) | 通過帯域調節回路 | |
| JP2796858B2 (ja) | ２信号同時受信装置 | |
| JPH0130332B2 (ja) | ||
| JPH0377410A (ja) | 電圧制御型水晶発振器 | |
| JPH03166805A (ja) | Ｐｌｌ検波器 | |
| JPH03147409A (ja) | 周波数変調器 | |
| JPS58148525A (ja) | 位相同期ル−プシンセサイザ装置 | |
| JPH09294071A (ja) | Ｐｌｌシンセサイザ回路 | |
| JPH022333B2 (ja) | ||
| JPH0345937B2 (ja) |