JPS6329301Y2 - - Google Patents
Info
- Publication number
- JPS6329301Y2 JPS6329301Y2 JP1981095338U JP9533881U JPS6329301Y2 JP S6329301 Y2 JPS6329301 Y2 JP S6329301Y2 JP 1981095338 U JP1981095338 U JP 1981095338U JP 9533881 U JP9533881 U JP 9533881U JP S6329301 Y2 JPS6329301 Y2 JP S6329301Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- counter
- output
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Hardware Redundancy (AREA)
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】
この考案は、任意の分周出力が得られるレイト
マルチプライヤ回路に関し、特に回路の構成要素
がオン故障またはオフ故障した場合においても、
出力周波数が設定値以上にはならないフエイルセ
イフ動作が得られるフエイルセイフ形レイトマル
チプライヤ回路に関するものである。
マルチプライヤ回路に関し、特に回路の構成要素
がオン故障またはオフ故障した場合においても、
出力周波数が設定値以上にはならないフエイルセ
イフ動作が得られるフエイルセイフ形レイトマル
チプライヤ回路に関するものである。
レイトマルチプライヤ回路は、基本クロツク信
号を分周することにより、5/8等の任意レイトの
分周出力を得るものであつて、分周出力のレイト
を細かく変化させる場合等に特に有効となるもの
である。
号を分周することにより、5/8等の任意レイトの
分周出力を得るものであつて、分周出力のレイト
を細かく変化させる場合等に特に有効となるもの
である。
第１図は従来のレイトマルチプライヤ回路を示
す回路図、第２図は第１図に示す回路の各部波形
図である。第１図において、１は基本クロツク信
号１１を分周するカウンタであつて、ここでは３
個のフリツプ・フロツプ回路が縦続接続されると
共に、各フリツプ・フロツプ回路のセツト出力お
よびリセツト出力が出力端Ａ，，Ｂ，，Ｃ，
Ｃに接続された構成となつている。２はカウンタ
１における出力端Ａ，Ｂ，Ｃから出力される信号
（分周信号）１２，１３，１４を微分する微分回
路であつて、基本クロツク信号１１とカウンタ１
の出力端子から発生される信号を入力とするア
ンドゲートＡと、基本クロツク信号１１とカウン
タ１の出力端子Ａ，から発生される信号を入力
とするアンドゲートＢと、基本クロツク信号１１
とカウンタ１の出力端子Ａ，Ｂ，から発生され
る信号を入力とするアンドゲートＣとによつて構
成されている。３は論理和回路であつて、微分回
路２における各アンドゲートＡ〜Ｃから発生され
る微分信号１５〜１７の所望選択信号を入力とす
ることにより、その論理和信号１８を出力する。
す回路図、第２図は第１図に示す回路の各部波形
図である。第１図において、１は基本クロツク信
号１１を分周するカウンタであつて、ここでは３
個のフリツプ・フロツプ回路が縦続接続されると
共に、各フリツプ・フロツプ回路のセツト出力お
よびリセツト出力が出力端Ａ，，Ｂ，，Ｃ，
Ｃに接続された構成となつている。２はカウンタ
１における出力端Ａ，Ｂ，Ｃから出力される信号
（分周信号）１２，１３，１４を微分する微分回
路であつて、基本クロツク信号１１とカウンタ１
の出力端子から発生される信号を入力とするア
ンドゲートＡと、基本クロツク信号１１とカウン
タ１の出力端子Ａ，から発生される信号を入力
とするアンドゲートＢと、基本クロツク信号１１
とカウンタ１の出力端子Ａ，Ｂ，から発生され
る信号を入力とするアンドゲートＣとによつて構
成されている。３は論理和回路であつて、微分回
路２における各アンドゲートＡ〜Ｃから発生され
る微分信号１５〜１７の所望選択信号を入力とす
ることにより、その論理和信号１８を出力する。
この様に構成されたレイトマルチプライヤ回路
において、第２図に示すパルス周期を有する基本
クロツク信号１１が供給されると、カウンタ１は
この基本クロツク信号１１を分周することによ
り、その出力端Ａ，Ｂ，Ｃから基本クロツク信号
１１を２分周、４分周および８分周した信号１
２，１３，１４を第２図に示すように発生する。
次に、微分回路２においては、アンドゲートＡが
基準クロツク信号１１とカウンタ１の出力端子
から発生される信号１２との論理積を求めること
から、その出力は第２図に示すようにカウンタ１
から発生される信号１２を微分した微分信号１５
となる。また、アンドゲートＢは基本クロツク信
号１１とカウンタ１の出力端子Ａ，から発生さ
れる信号との論理積を求めることから、その出力
は第２図に示すようにカウンタ１から発生される
信号１３を微分した微分信号１６となる。更に、
アンドゲートＢは基準クロツク信号１１とカウン
タ１の出力端子Ａ，Ｂ，から発生される信号と
の論理積を求めることから、その出力は第２図に
示すようにカウンタ１から発生される信号１４を
微分した微分信号１７となる。
において、第２図に示すパルス周期を有する基本
クロツク信号１１が供給されると、カウンタ１は
この基本クロツク信号１１を分周することによ
り、その出力端Ａ，Ｂ，Ｃから基本クロツク信号
１１を２分周、４分周および８分周した信号１
２，１３，１４を第２図に示すように発生する。
次に、微分回路２においては、アンドゲートＡが
基準クロツク信号１１とカウンタ１の出力端子
から発生される信号１２との論理積を求めること
から、その出力は第２図に示すようにカウンタ１
から発生される信号１２を微分した微分信号１５
となる。また、アンドゲートＢは基本クロツク信
号１１とカウンタ１の出力端子Ａ，から発生さ
れる信号との論理積を求めることから、その出力
は第２図に示すようにカウンタ１から発生される
信号１３を微分した微分信号１６となる。更に、
アンドゲートＢは基準クロツク信号１１とカウン
タ１の出力端子Ａ，Ｂ，から発生される信号と
の論理積を求めることから、その出力は第２図に
示すようにカウンタ１から発生される信号１４を
微分した微分信号１７となる。
ここで、アンドゲートＡから発生される微分信
号１５とアンドゲートＣから発生される微分信号
１７との合成を行うために、微分信号１５と微分
信号１７を選択して論理和回路３に供給すると、
第２図に示すように微分信号１５と１７が合成さ
れた状態の論理和信号１８が出力されることにな
る。
号１５とアンドゲートＣから発生される微分信号
１７との合成を行うために、微分信号１５と微分
信号１７を選択して論理和回路３に供給すると、
第２図に示すように微分信号１５と１７が合成さ
れた状態の論理和信号１８が出力されることにな
る。
しかし、第１図に示すレイトマルチプライヤ回
路においては、例えば微分回路２におけるアンド
ゲートＡの図示右側入力（カウンタ１の出力端子
Ａから発生される信号）が例えばオフ故障（“１”
信号が供給され続けられる状態）になると、基本
クロツク信号１１から微分回路２から第２図に示
す微分信号１５′として出力されてしまうことに
なる。この結果、微分信号１５′と微分信号１７
を合成すると、第２図に論理和信号１８として示
すように、指定した論理和信号の周波数よりも高
い周波数を有する信号となつてしまう。この結
果、係る構成によるレイトマルチプライヤ回路を
例えば回転制御系に使用すると、故障時に回転制
御を高める方向に制御してしまう欠点を有するこ
とになる。
路においては、例えば微分回路２におけるアンド
ゲートＡの図示右側入力（カウンタ１の出力端子
Ａから発生される信号）が例えばオフ故障（“１”
信号が供給され続けられる状態）になると、基本
クロツク信号１１から微分回路２から第２図に示
す微分信号１５′として出力されてしまうことに
なる。この結果、微分信号１５′と微分信号１７
を合成すると、第２図に論理和信号１８として示
すように、指定した論理和信号の周波数よりも高
い周波数を有する信号となつてしまう。この結
果、係る構成によるレイトマルチプライヤ回路を
例えば回転制御系に使用すると、故障時に回転制
御を高める方向に制御してしまう欠点を有するこ
とになる。
この考案は、上記従来の問題点に鑑みてなされ
たもので、回路を構成する各構成素子にオンまた
はオフ故障が発生しても、論理和出力信号の周波
数が設定周波数以上にはならないと言うフエイル
セイフ動作が得られると共に、生成されるパルス
列にジツタが含まれるのを防止することが出来る
フエイルセイフ形レイトマルチプライヤ回路を提
供することを目的とするものである。
たもので、回路を構成する各構成素子にオンまた
はオフ故障が発生しても、論理和出力信号の周波
数が設定周波数以上にはならないと言うフエイル
セイフ動作が得られると共に、生成されるパルス
列にジツタが含まれるのを防止することが出来る
フエイルセイフ形レイトマルチプライヤ回路を提
供することを目的とするものである。
以下、図面を用いてこの考案によるフエイルセ
イフ形レイトマルチプライヤ回路を詳細に説明す
る。第３図はこの考案によるフエイルセイフ形レ
イトマルチプライヤ回路の一実施例を示す回路図
であつて、１は基本クロツク信号１１を分周する
カウンタであつて、ここでは３個のフリツプ・フ
ロツプ回路が縦続接続されると共に、各フリツ
プ・フロツプ回路のセツト出力が出力端Ａ，Ｂ，
Ｃに接続された構成となつている。２はカウンタ
１における出力端Ａ，Ｂ，Ｃから出力される信号
１２，１３，１４を微分する順序回路構成による
微分回路である。そして、この微分回路２は、カ
ウンタ１の出力端子Ａ，Ｂ，Ｃから発生される各
信号１２，１３，１４をそれぞれＤ端子（データ
入力端子）を介して入力すると共に、基本クロツ
ク信号１１をＴ端子（トリガ入力端子）を介して
入力するＤ形のフリツプ・フロツプ回路f1〜f3
と、カウンタ１の出力端Ａから発生される信号１
２とフリツプ・フロツプ回路f1におけるリセツト
出力端から発生される信号との一致を求めるア
ンドゲートA1と、カウンタ１の出力端Ｂから発
生される信号１３とフリツプ・フロツプ回路f2に
おけるリセツト出力端から発生される信号との
一致を求めるアンドゲートA2と、カウンタ１の
出力端Ｃから発生される信号１４とフリツプ・フ
ロツプ回路f3におけるリセツト出力端から発生
される信号との一致を求めるアンドゲートA3と
によつて構成されている。そして、この微分回路
を構成する各アンドゲートA1〜A3から発生され
る微分信号１５〜１７は、目的とする論理和信号
１８の周波数に応じて、論理和回路３に選択供給
されるようになつている。
イフ形レイトマルチプライヤ回路を詳細に説明す
る。第３図はこの考案によるフエイルセイフ形レ
イトマルチプライヤ回路の一実施例を示す回路図
であつて、１は基本クロツク信号１１を分周する
カウンタであつて、ここでは３個のフリツプ・フ
ロツプ回路が縦続接続されると共に、各フリツ
プ・フロツプ回路のセツト出力が出力端Ａ，Ｂ，
Ｃに接続された構成となつている。２はカウンタ
１における出力端Ａ，Ｂ，Ｃから出力される信号
１２，１３，１４を微分する順序回路構成による
微分回路である。そして、この微分回路２は、カ
ウンタ１の出力端子Ａ，Ｂ，Ｃから発生される各
信号１２，１３，１４をそれぞれＤ端子（データ
入力端子）を介して入力すると共に、基本クロツ
ク信号１１をＴ端子（トリガ入力端子）を介して
入力するＤ形のフリツプ・フロツプ回路f1〜f3
と、カウンタ１の出力端Ａから発生される信号１
２とフリツプ・フロツプ回路f1におけるリセツト
出力端から発生される信号との一致を求めるア
ンドゲートA1と、カウンタ１の出力端Ｂから発
生される信号１３とフリツプ・フロツプ回路f2に
おけるリセツト出力端から発生される信号との
一致を求めるアンドゲートA2と、カウンタ１の
出力端Ｃから発生される信号１４とフリツプ・フ
ロツプ回路f3におけるリセツト出力端から発生
される信号との一致を求めるアンドゲートA3と
によつて構成されている。そして、この微分回路
を構成する各アンドゲートA1〜A3から発生され
る微分信号１５〜１７は、目的とする論理和信号
１８の周波数に応じて、論理和回路３に選択供給
されるようになつている。
次に、上記構成によるフエイルセイフ形レイト
マルチプライヤ回路の動作を第４図に示す波形図
を使用して説明する。第４図に示すパルス周期を
有する基本クロツク信号１１が供給されると、カ
ウンタ１はこの基本クロツク信号１１を分周する
ことにより、その出力端Ａ，Ｂ，Ｃから基本クロ
ツク信号１１を２分周、４分周および８分周した
信号１２，１３，１４を第２図に示すように発生
する。次に、微分回路においては、各フリツプ・
フロツプ回路f1〜f3が基本クロツク信号１１の発
生時にカウンタ１の出力端Ａ，Ｂ，Ｃから発生さ
れる信号１２，１３，１４を取り込むことにより
セツトされる。そして、この各フリツプ・フロツ
プ回路f1〜f3におけるリセツト出力端から発生
される信号は、各アンドゲートA1〜A3において
カウンタ１の出力端Ａ〜Ｃから発生される信号１
２〜１４との一致がそれぞれ求められることによ
り、第４図に１４〜１５として示す微分信号を発
生する。ここで、アンドゲートA1から発生され
る信号とアンドゲートA3から発生される信号と
の合成を行うために、微分信号１５と微分信号１
７を選択して論理和回路３に供給すると、第４図
に示すように微分信号１５と１７が合成された状
態の論理和信号１８が出力されることになる。
マルチプライヤ回路の動作を第４図に示す波形図
を使用して説明する。第４図に示すパルス周期を
有する基本クロツク信号１１が供給されると、カ
ウンタ１はこの基本クロツク信号１１を分周する
ことにより、その出力端Ａ，Ｂ，Ｃから基本クロ
ツク信号１１を２分周、４分周および８分周した
信号１２，１３，１４を第２図に示すように発生
する。次に、微分回路においては、各フリツプ・
フロツプ回路f1〜f3が基本クロツク信号１１の発
生時にカウンタ１の出力端Ａ，Ｂ，Ｃから発生さ
れる信号１２，１３，１４を取り込むことにより
セツトされる。そして、この各フリツプ・フロツ
プ回路f1〜f3におけるリセツト出力端から発生
される信号は、各アンドゲートA1〜A3において
カウンタ１の出力端Ａ〜Ｃから発生される信号１
２〜１４との一致がそれぞれ求められることによ
り、第４図に１４〜１５として示す微分信号を発
生する。ここで、アンドゲートA1から発生され
る信号とアンドゲートA3から発生される信号と
の合成を行うために、微分信号１５と微分信号１
７を選択して論理和回路３に供給すると、第４図
に示すように微分信号１５と１７が合成された状
態の論理和信号１８が出力されることになる。
以上の説明は、回路が正常な場合における動作
説明である。次に、回路の一部が故障した場合の
動作を説明する。例えば、何かの原因によつて微
分回路２を構成するアンドゲートA1の第１入力
端（カウンタ１の端子Ａから供給される信号を入
力する側の端子）がオン故障したとすると、アン
ドゲートA1からはフリツプ・フロツプ回路f1にお
けるリセツト出力端子から発生される信号が直
接的に微分回路２の微分信号１５′として、第４
図に示すように出力されることになる。そして、
この微分信号１５′と微分信号１７の論理和を論
理和回路３において求めると、この論理和回路３
から発生される論理和信号１８′は、第４図に示
すようになる。
説明である。次に、回路の一部が故障した場合の
動作を説明する。例えば、何かの原因によつて微
分回路２を構成するアンドゲートA1の第１入力
端（カウンタ１の端子Ａから供給される信号を入
力する側の端子）がオン故障したとすると、アン
ドゲートA1からはフリツプ・フロツプ回路f1にお
けるリセツト出力端子から発生される信号が直
接的に微分回路２の微分信号１５′として、第４
図に示すように出力されることになる。そして、
この微分信号１５′と微分信号１７の論理和を論
理和回路３において求めると、この論理和回路３
から発生される論理和信号１８′は、第４図に示
すようになる。
ここで、論理和信号１８と論理和信号１８′を
比較して見ると、その周波数は１８＞１８′とな
つて回路の一部が故障した場合に論理和信号の周
波数が増加する問題が解消されて、フエイルセイ
フ機能が働くことになる。また、上記構成におい
ては、微分回路を構成するフリツプ・フロツプ回
路が基本クロツク信号に同期して作動することに
より、係る微分回路から発生される微分信号を常
に基本クロツク信号に同期したものとしているこ
とから、ジツタの少ないパルス列が得られること
になる。
比較して見ると、その周波数は１８＞１８′とな
つて回路の一部が故障した場合に論理和信号の周
波数が増加する問題が解消されて、フエイルセイ
フ機能が働くことになる。また、上記構成におい
ては、微分回路を構成するフリツプ・フロツプ回
路が基本クロツク信号に同期して作動することに
より、係る微分回路から発生される微分信号を常
に基本クロツク信号に同期したものとしているこ
とから、ジツタの少ないパルス列が得られること
になる。
なお、上記実施例においては、カウンタ１の入
力を反転入力としたが、これを正論理入力として
微分回路２を構成するフリツプ・フロツプ回路の
入力を反転入力としても同様な効果を奏す。
力を反転入力としたが、これを正論理入力として
微分回路２を構成するフリツプ・フロツプ回路の
入力を反転入力としても同様な効果を奏す。
以上のように、この考案によるフエイルセイフ
形レイトマルチプライヤ回路によれば、各回路の
構成要素がオンまたはオフ故障しても、論理和回
路の出力周波数は設定周波数以上にはならないこ
とから、フエイルセイフ動作が確実に得られるこ
とになる。また、微分回路にＤ形フリツプ・フロ
ツプ回路を使用することによつて、この微分回路
から出力される微分信号を基本クロツク信号に同
期させていることから、この微分信号を論理和回
路において合成した場合に、ジツタの少ないパル
ス列が得られる等の種々優れた効果がある。
形レイトマルチプライヤ回路によれば、各回路の
構成要素がオンまたはオフ故障しても、論理和回
路の出力周波数は設定周波数以上にはならないこ
とから、フエイルセイフ動作が確実に得られるこ
とになる。また、微分回路にＤ形フリツプ・フロ
ツプ回路を使用することによつて、この微分回路
から出力される微分信号を基本クロツク信号に同
期させていることから、この微分信号を論理和回
路において合成した場合に、ジツタの少ないパル
ス列が得られる等の種々優れた効果がある。
第１図は従来のレイトマルチプライヤ回路を示
す回路図、第２図は第１図に示す回路の動作を説
明するための各部動作波形図、第３図はこの考案
によるフエイルセイフ形レイトマルチプライヤ回
路の一実施例を示す回路図、第４図は第３図に示
す回路の動作を示す各部波形図である。 １……カウンタ、２……微分回路、３……論理
和回路、f1〜f3……フリツプ・フロツプ回路、A1
〜A3……アンドゲート。なお、図中、同一符号
は同一、又は相当部分を示す。
す回路図、第２図は第１図に示す回路の動作を説
明するための各部動作波形図、第３図はこの考案
によるフエイルセイフ形レイトマルチプライヤ回
路の一実施例を示す回路図、第４図は第３図に示
す回路の動作を示す各部波形図である。 １……カウンタ、２……微分回路、３……論理
和回路、f1〜f3……フリツプ・フロツプ回路、A1
〜A3……アンドゲート。なお、図中、同一符号
は同一、又は相当部分を示す。
Claims (1)
- 基本クロツク信号を分周して各分周信号を発生
するカウンタと、前記カウンタから発生される各
分周信号をそれぞれ微分して出力する微分回路
と、この微分回路から出力される各微分信号の選
択信号を合成してパルス列を生成する論理和回路
とからなり、前記微分回路は前記カウンタから出
力される各分周信号をデータ入力とすると共に前
記基本クロツク信号をトリガ入力とする複数のＤ
形フリツプ・フロツプ回路と、この各Ｄ形フリツ
プ・フロツプ回路の出力と前記カウンタの対応す
る分周信号との一致を求めて微分信号を出力する
複数のアンドゲートとによつて構成されることを
特徴とするフエイルセイフ形レイトマルチプライ
ヤ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9533881U JPS58529U (ja) | 1981-06-26 | 1981-06-26 | フエイルセイフ形レイトマルチプライヤ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9533881U JPS58529U (ja) | 1981-06-26 | 1981-06-26 | フエイルセイフ形レイトマルチプライヤ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58529U JPS58529U (ja) | 1983-01-05 |
| JPS6329301Y2 true JPS6329301Y2 (ja) | 1988-08-08 |
Family
ID=29890247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9533881U Granted JPS58529U (ja) | 1981-06-26 | 1981-06-26 | フエイルセイフ形レイトマルチプライヤ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58529U (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4732592U (ja) * | 1971-04-30 | 1972-12-12 |
-
1981
- 1981-06-26 JP JP9533881U patent/JPS58529U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58529U (ja) | 1983-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2039180A (en) | Digital phase detector | |
| JPS6329301Y2 (ja) | ||
| US4741005A (en) | Counter circuit having flip-flops for synchronizing carry signals between stages | |
| JPS6216615A (ja) | ノイズ除去回路 | |
| JPH035946Y2 (ja) | ||
| JP2556918Y2 (ja) | Ｉｃ試験装置の波形制御回路 | |
| JPS61140221A (ja) | タイミング発生回路 | |
| JPH0129091B2 (ja) | ||
| JPH0282812A (ja) | クロック切換方式 | |
| JPH0351331B2 (ja) | ||
| SU1594545A1 (ru) | Резервированное процессорное устройство | |
| JP2690615B2 (ja) | 論理回路 | |
| JPH0137886B2 (ja) | ||
| JPS61177513A (ja) | モ−タ制御の誤差カウンタ回路 | |
| JPS62281513A (ja) | 遅延回路 | |
| SU1598169A1 (ru) | Счетчик-делитель | |
| SU1103374A2 (ru) | Резервированный формирователь тактовых импульсов | |
| JPH0445296Y2 (ja) | ||
| JP2648003B2 (ja) | タイマカウンタ | |
| JPH04305719A (ja) | クロック信号切換え回路 | |
| JPH02280263A (ja) | マイクロプロセッサ | |
| JPH01232441A (ja) | パリティ計数回路 | |
| JPS62192815A (ja) | クロツク切替回路 | |
| JPH0256853B2 (ja) | ||
| JPS6359017A (ja) | パルス発生回路 |