JPS6329360A - サ−ボ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はレコードプレーヤ、ディジタルオーデオディス
クの回転体、駆動の念めのサーボ回路に関する。

（発明の背景） レコードプレーヤのターンテーブル駆動に、従来からＰ
ＬＬ回路を用いｔサー？回路が用いられており、常時大
きな帰還を掛けてターンテーブル回転速度の安定を図っ
ている。

しかし起動時等大きな速度変化があつ念場合、定常回転
速度に戻るときに大きなオーバーシュートが発生し念り
、定常回転速度にて駆動されている場合でも細かい速度
変化が生じてい念ため、Ｓ／Ｎ等を悪くしていた。

これら全改善するためには、ターンテーブルの慣性を大
きくしたり、また駆動モータのトルク全天きくするが、
それでもオーバーシュートが発生する問題点があった。

（発明の目的） 本発明は上記にかんがみ、従来のＰＬＬ回路全用いた場
合の如く大きな外乱によってオーバシュートを生じたり
、Ｓ／Ｎｔ”悪化させる事なく回転体を一定回転速度で
駆動するチー２回路を提供することを目的とする。

（問題点を解消するための手段） 本発明は上記の問題点？解決するために次の如く構成し
た。

被駆動体の回転数と設定回転数との差に対応し次第１の
電圧と前記差を設定期間にわたって累算した値に対応し
た第２の電圧とを設定比率で加算し、この加算による第
３の電圧を被動体駆動モータに加えるようにした。

（作用） 上記の如く構成された本発明において被駆動体の回転数
と設定回転数との差に対応した第１の電圧と前記差を設
定期間毎に累算しｔ値に対応した第２の電圧とを設定比
率で加算し次第３の電圧に関連しｅｔ圧が被駆動体駆動
モータに加えられて被駆動体駆動モータが駆動される。

このため、前記設定期間および設定比ｉｔ−設定するこ
とによシ、被駆動体の回転数を設定範囲内に維持するこ
とができるとともに、被駆動体の回転数変動周期を長く
することができる。

（発明の実施例） 以下、本発明を実施例により説明する。

第１図は本発明の一実施例の構成を示すブロック図であ
る。

本発明はレコードプレーヤのターンテーブルに適用し念
場合を示している。

ターンテーブル１の回転はエンコーダ２によって検出さ
れ、後記するカウンタ部３により計数する。

カウンタ部３は第２図に示す如く、エンコーダ２の出力
信号ｈ　ｆ　２分周するＤフリップフロップ３１に供給
し、Ｄフリップフロップ３１の出力はアンドデート３２
に供給してＤフリップフロップ３１のＱ出力高電位期間
中、アンドｆ−）３２に開状態に制御する。アンドデー
ト３２には基準クロック信号発掻器３３の発振出力が供
給してあり、アンドデート３２のデート開状態中、カウ
ンタ３４に供給して計数する。一方、Ｄフリップフロッ
プ３１のＱ出力が低電位となれば、その立下りにてカウ
ンタ３４の計数値を後記する減算器４に供給する。さら
にまた、Ｄフリップフロップ３１のＱ出力とカウンタ３
４の計数値を読み込み終了信号とはリセット信号生成回
路３５に供給し、Ｄフリップフロップ３１のＱ出力が低
電位になりかつカウンタ３４の計数値の読み込み終了信
号が入力され元ことにより、リセット信号が生成され、
カウンタ３４はリセットさｎ、次の計数に備える。

カウンタ部３にて計数さｆ１７を計数値はターンテーブ
ルの目的回転数に対応した計数値Ｘを減算器４にて減算
し、減算器４の出力はラッチ回路５にてラッチし、ラッ
チ回路５のラッチ出力はＤ／Ａ変換器６にてアナログ信
号に変換する。同時に減算器４の出力は累算器８に供給
して累算し、累算結果をラッチ回路９に供給してラッチ
し、ラッチ回路９のラッチ出力はＤ／Ａ変換器１０にて
アナログ信号に変換する。一方、一定電圧源７のターン
テーブルの目的回転数に対応しｆｃ電圧Ｚ、Ｄ／Ａ変換
器６の出力アナログ磁圧およびＤ／Ａ変換器１０の出力
アナログ電圧は加算器１１に供給して加算し、加算器１
１の加算出力により、駆動回路１２を介してターンテー
ブル駆動モータ１３を駆動する。

減算器４の出力はデイノタル比較器（以下単に比較器と
記す）１４および１５に供給し、比較器１４にてローリ
ミツト値ＬＬと減算器４の出力とを比較し、比較器１５
にてアッパーリミット値ＵＬと減算器４の出力とを比較
して、減算器４の出力がローリミツト値ＬＬ以上のとき
の比較器１４の出力および減算器４の出力がアッパーリ
ミット値ＵＬ以下のときの比較器１５の出力をオアｆ−
）１６に供給して、オアゲート１６の出力により累算器
８をリセットする。

上記の如く構成した本発明ておいて、電源電圧の印加に
より、ターンテーブル１は電源７の電圧を受けた駆動回
路１２によって回転駆動が開始される。

ターンテーブル１の回転によりエンコーダ２の出力＆は
第３図（ａ）に示す如くになる。エンコーダ２の出力ａ
のデユーティ比は正確ではなく、Ｄフリップフロップ３
１によって２分周される。Ｄフリップフロップ３１の４
出力は第３図（ｂ）に示す如くであり、Ｄフリップフロ
ップ３１のＱ出力は第３図（ｃｌに示す如くになり、こ
の期間はデユーティ比のばらつきに拘らず正確である。

したがって前記デユーティ比のばらつきは解消さｎる。

Ｄフリップフロップ３１のＱ出力が高電位の期間、基準
クロック信号発振器３３の発振出力がアンドｒ−−ト３
２から出力される。したがってアンドゲート３２からの
出力は第３図（ｄ）に示す如くになう、カウンタ３４に
て計数される。この結果、ターンテーブル１の回転数が
小さいときは第３図（ｅ）に示すＤフリップフロップ３
１のＱ出力が高電位である期間は長く、カウンタ３４の
計数値は大きくなる。１を逆にターンテーブル１の回転
数が大きいときは第３図（ｃ）に示すＤフリラグフロッ
プ３１のＱ出力が低電位である期間は短く、カウンタ３
４の計数値は小さくなる。Ｄフリッププロップ３１のＱ
出力が低電位になるとカウンタ３４の計数値が減算器４
に読み込まれかつ読み込み終了信号が供給されるとカウ
ンタ３４の計数値はリセットされる。

減算器４に読み込まれたカウンタ３４の計数値から計数
値Ｘが減算され、ラッチ回路５にてラッチさｎ、Ｄ／Ａ
変換器６にてアナログ信号に変換さｎ、電圧源７の電圧
と加算器１１にて加算のうえ、駆動回路１２を介してモ
ータ１３が駆動される。しかるに、減算器４の出力値は
ターンテーブル１の目的回転数と現回転数との偏差に対
応しており、電圧２にて与えられた目的回転数と前記偏
差との和に対応した電圧でモータ１３が駆動されること
になる。

なお、Ｄ／Ａ変換器６の利得調整によって上記偏差に係
数を乗算してもよく、加算器１１によって係数加算をす
るようにして係数を乗算してもよい。

この結果、ターンテーブル１は電圧２と前記偏差に対応
した電圧との和によって、起動時において急速だ目的回
転数に到達することになり、目的回転数に達した後は電
圧２が前記偏差に対応した電圧により増減させられて目
的回転数にターンテーブルの回転数が制御される。

またさらに、前記偏差は累算器８によって累算さる。一
方、前記偏差すなわち減算器４の出力は比較器１４およ
び１５においてそｎぞれロー１）　ミツトＬＬ、アツノ
ぐ−リミットＵＬと比較さｎる。

したがって、ターンテーブル１の回転数が第４図（ａ）
に示す如くローリミツト値ＬＬに対応する回転数以下で
、かつアッパーリミット（ｉ［ＵＬに対応する回転数以
上のときは累算器８の累算値がラッチ回路９によりラッ
チされて、Ｄ／Ａ変換器１０にてアナログ直圧に変換の
うえ、加算器１１にて前記電圧２、前記偏差に対応した
電圧に加えられ、この電圧が駆動回路１２に加えられる
。

ここでアツノせ一すミットｉＵＬとローリミツト値ＬＬ
とは逆に示さｎているが、これはターンテーブル１の回
転数が減少したときカウンタ部３の計数値は増大し、回
転数が増加し友とき計数値は減少するためである。

一方、減算器４の出力がアツノＪ　−ＩＪ　ミツト値Ｕ
Ｌ未満の場合およびローリミツト値ＬＬｉ超えた場合は
累算器８　ＶｉＩＪセットさ６％Ｄ／Ａ変換器１０から
の出力は零であってモータ１３の、駆動に対しては作用
しない。

しかるに、ラッチ回路５が減算器４による減算値を読み
とる時期は第３図（ｃ）の立下りに同期して行なわれる
のに対し、ラッチ回路９によるラッチはラッチ回路５の
ラッチがｎ回目毎に行なわれる。

ここでｎは自然数である。

したがって、ラッチ回路５にラッチされる値、すなわち
減算器４の出力値を減算器４の読みとり毎にα１．α８
．α１．α４．α、、・・・とすれば、（ｎ＝４とし、
かつオアデート１６が出力を発生しないとして） 上表の如く、ラッチ回路９のラッチ出力は、α１゜α１
．α１．α８、（α、＋α２＋α、＋α４）、（α１＋
α、＋α、＋α４）・・・の如くになる。減算器４の出
力がアッパーリミットｔＵＬ以上でかつローリミツト値
ＬＬ以下の場合には累算器８からは上表に示すラッチ出
力’ｉ　Ｄ／Ａ変換した出力電圧が加算器１１にてさら
に加算されることになる。この結果、駆動回路１２には
電圧Ｚ、Ｄ／Ａ変換器６および１０の変換電圧が和が印
加されて、モータ１３が駆動される。そこで、前記ｎの
設定と、Ｄ／Ａ変換器６および９の利得の設定とにより
第４図（ｉ）に示す如くターンテーブル１の回転数の変
動を、ローリミツト値ＬＬとアッパーリミット値ＵＬと
の間に維持し、かつ変動周期を大きくすることができ、
Ｓ／Ｎを改善することができる。なお、第４図（ｂ）は
ＰＬＬ回路を用い几場合のターンテーブル１の回転数の
変動を例示している。

（発明の効果） 以上説明した如く本発明によｎば、被駆動体の回転数と
設定回転数との差に対応し次第１の電圧と、前記差を設
定期間にわ之って累算した値に対応した第２の電圧とを
設定比率で加算し、この加算による第３の電圧を被駆動
体駆動モータに加えるようにしたため、前記設定期間ま
念は／および設定比率を設定することにより被駆動体の
回転数を設定範囲内に維持でき、かつ被駆動体の回転数
変動周期を長くすることができて、Ｓ／Ｎのよい再生が
できる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図。 第２図は本発明の一実施例におけるカウンタ部の一例を
示すブロック図。 第３図および第４図は本発明の一実施例の作用の説明に
供する波形図および回転数特性図。 １・・・ターンテーブル、２・・・エンコーダ、３・・
・カウンタ部、４・・・減算器、５および９・・・ラッ
チ回路、６および１０・・・Ｄ／Ａ変換器、８・・・累
算器、１１・・・加算器、１２・・・駆動回路、１３・
・・モータ、１４および１５・・・比較器。

Claims (1)

【特許請求の範囲】
1. 被駆動体の回転数と設定回転数との差に対応した第１の
   電圧と前記差を設定期間にわたつて累算した値に対応し
   た第２の電圧とを設定比率で加算し、この加算による第
   ３の電圧を被駆動体駆動モータに印加するようにしたこ
   とを特徴とするサーボ回路。