JPH04227511A - サーボ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は回転体の回転速度あるい
は直線移動体の移動速度が所望値になるように制御する
サーボ装置に関する。

【０００２】

【従来の技術】従来よりモータ，リニアモータなどの回
転体もしくは直線移動体の移動速度（回転体の場合には
回転速度が移動速度になる。）を所望の値に制御する方
法として、回転体あるいは直線移動体に連結されてその
移動速度に応じた周波数や電圧を有する出力信号を発生
する速度発電機を利用するものが主流を占めてきた。

【０００３】いわゆるタコジェネレータ・サーボと呼ば
れるものがこれに該当し、出力信号の利用形態の観点か
ら大別すると、電圧検出方式と、周波数もしくは周期検
出方式の２通りに分けることができる。

【０００４】電圧検出方式には、多くの速度発電機、例
えば発電コイルを有する速度発電機の出力交流信号の振
幅が移動速度に応じて変化するのを利用して、この出力
交流信号があらかじめ定められた電圧に達したときにス
イッチングトランジスタを動作させてコンデンサの充電
電荷を放電させ、一方、前記スイッチングトランジスタ
がオフ状態にあるときには定抵抗によって前記コンデン
サに充電を行なうように構成することによって移動速度
に依存した誤差電圧を得る方法（例えば、特公昭５８−
６３９２号公報に示されている方法が該当する。）や、
速度発電機の出力交流信号を整流して誤差電圧を得る方
法、速度発電機の発電電圧をそのまま用いる方法（例え
ば、米国特許明細書第２９０５８７６号に示されている
方法が該当し、この例ではチョッパを用いて制御される
直流モータの非通電期間に、前記直流モータが速度発電
機として利用されている。）がある。

【０００５】これに対して周波数あるいは周期検出方式
は速度発電機の出力信号の周波数もしくは繰り返し周期
のみを速度情報として用いるため、特に一連の処理がデ
ィジタル化されたサーボ装置（例えば、特公昭５３−１
９７４５号公報、あるいは米国特許明細書第３８３６７
５６号に示されている。）ではきわめて高い安定性が得
られるという利点があった。

【０００６】ところで、この周波数あるいは周期検出方
式は矩形波信号になるまでに十分増幅された速度発電機
の出力信号の所定のエッジが速度情報を有しているもの
とみなして誤差出力信号を発生する。

【０００７】例えば代表的な周期検出方式においては、
増幅後の速度発電機の出力信号のリーディングエッジ（
前縁）から次のリーディングエッジまでの期間にクロッ
クパルスを計数することによって、移動体の移動速度に
依存した計数値を得て、この計数値をもとにパルス幅変
調信号（チョッパ型の駆動法を採る場合に使用される。 ）を作り出したり、あるいは前記計数値をアナログ電圧
に変換したりして誤差出力を得ている。したがって、よ
り分解能の高い制御を実現しようとすると、エッジの数
を増加させてやる必要がある。

【０００８】例えば、モータの１回転に１サイクルの交
流信号を発生する交流発電機の出力信号をもとに、この
モータの速度制御を行なう場合、従来から用いられてき
た方法ではモータの１回転の間に数回以上の速度情報を
得て、それによって制御を行なうのは不可能であり、速
度発電機の出力信号を増幅して得られる矩形波信号のリ
ーディングエッジとトレイリングエッジ（後縁）の両方
を利用することによって、かろうじて速度情報の得られ
る間隔が２分の１になるにすぎなかった。

【０００９】

【発明が解決しようとする課題】上述した特公昭５８−
６３９２号公報や、米国特許明細書第２９０５８７６号
に示されるような方法では、速度発電機の発電電圧を速
度情報として用いるため、周囲温度の変化や経時変化，
経年変化に対しての安定性が低く、簡易的なサーボ装置
にしか用いることができなかった。

【００１０】また、ＰＬＬ（フェイズ・ロックド・ルー
プ）を用いて速度発電機の出力信号の周波数を逓倍する
方法（米国特許明細書第４１１４０７５号に示されてい
る。）や、速度発電機にπ／２だけ位相の異なる２種類
の交流信号を発生させて実質的に４倍の周波数を有する
速度検出信号を得る方法（例えば、特公昭５８−６１６
５号公報に示されている。）が試みられてきたが、前者
の方法で得られた逓倍信号が有する速度情報は原信号が
有している速度情報のみに依存するため、制御の分解能
を高めるという目的に対しては何の効果もなく、後者の
方法では速度発電機の構造が複数になるにもかかわらず
、先に説明した速度発電機の出力信号のリーディングと
トレイリングエッジの両方を用いる方法に比べて、分解
能がわずか２倍にしか向上せず、あまり合理的ではなか
った。このため、従来は速度発電機の出力周波数そのも
のを高くする努力が払われてきた。

【００１１】しかしながら、速度発電機の出力周波数を
高くするにしても、２倍，４倍，……の割合で高くしな
ければ大きな効果は望めず、その結果、速度発電機の構
造が複雑になったり（例えばフォトマスクエッチングに
より形成された速度検出用トラックにレーザビームを照
射してその反射光を検出するような構成を採ることによ
って、速度発電機の周波数は飛躍的に高くなる反面、そ
の構成はきわめて複雑なものとなってしまう。）、速度
発電機の構成部品を高い精度で加工する必要が生じ、多
くの問題があった。

【００１２】本発明は速度発電機の出力周波数を高くす
ることなしに、より分解能の高い制御を行なうことので
きるサーボ装置を実現せんとするものである。

【００１３】

【課題を解決するための手段】本発明のサーボ装置は、
モータの回転子やリニアモータの移動子などの移動体の
速度情報を有する検出信号を出力する速度検出器と、前
記検出信号を複数の特定区間ごとに分割する分割手段と
、前記複数の特定区間ごとに累積クロック数を計測する
カウント手段と、前記カウント手段の計測値から基準値
と過去の累積誤差を減算して区間誤差データを算出する
演算手段と、前記誤差データを前記累積誤差に加算して
次回の計測時点まで保持する累積誤差生成手段と、前記
誤差データに基づいて前記移動体を駆動する駆動手段を
具備して構成されている。

【００１４】

【作用】本発明は上記した構成によって、速度検出器の
出力周波数を高くすることなしに、より分解能の高い制
御、すなわち、実質的に速度検出器の出力周波数を高く
したのと同等の制御を行なうことができる。

【００１５】

【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。

【００１６】図１は本発明の一実施例を示したブロック
ダイアグラムであり、モータ１に連結された速度発電機
２（一般に周波数発電機と呼ばれる。以下、ＦＧと略す
。）の出力は電圧制御増幅器３（以下、ＶＣＡと略す。 ）によって一定振幅になるまで増幅された後に波形整形
器（以下、ＷＳと略す。）によって矩形波になるまで増
幅され、前記ＷＳの出力は３ビットのチャンネルセレク
タ５にリセット信号として供給されている。

【００１７】前記チャンネルセレクタ５はプログラマブ
ル電圧源６のチャンネル選択信号と、ランダムアクセス
メモリ（以下、ＲＡＭと略す。）のアドレス選択信号を
発生し、これらの選択信号はコントロールバス８を介し
て前記プログラマブル電圧源６とＲＡＭに供給される。

【００１８】また、前記ＶＣＡの出力は振幅コントロー
ラ９に供給され、その振幅が一定になるように前記振幅
コントローラ９によって前記ＶＣＡの利得が調節される
とともに、前記ＷＳの出力はオフセットコントローラ１
０に供給されて、その矩形波出力信号のデューティが５
０−５０になるように前記ＶＣＡの入力段のオフセット
が調節される。

【００１９】このようにして振幅ならびにオフセットが
調節された前記ＶＣＡの出力信号は第１の比較器１１（
図中においてはＣＭＰ１なる略記号で示されている。）
の非反転入力端子１１ａと、第２の比較器１２（図中に
おいてはＣＭＰ２なる略記号で示されている。）の反転
入力端子１２ｂに供給されている。

【００２０】さらに、前記比較器１１の反転入力端子１
１ｂには前記プログラマブル電圧源６の上側出力端子６
ａからの出力信号が供給されるとともに前記比較器１２
の非反転入力端子１２ａには前記プログラマブル電圧源
６の下側出力端子６ｂからの出力信号が供給され、それ
ぞれの比較器において前記ＶＣＡの出力信号との電圧比
較が行なわれ、比較出力信号は前記チャンネルセレクタ
５にチャンネル更新信号として供給されている。

【００２１】一方、水晶発振子１３を有する発振器１４
の出力はクロック信号としてカウンタ１５に供給され、
前記カウンタ１５の最上位ビット（以下、ＭＳＢと略す
。）から最下位ビット（以下、ＬＳＢと略す。）までの
出力がデータバス１６を介してテンポラリレジスタ１７
に供給され、前記テンポラリレジスタ１７の出力はデー
タバス１８を介して加算器１９と前記ＲＡＭを結ぶ双方
向のデータバス２０に供給され、前記加算器１９の出力
はデータバス２１を介してラッチ２２に供給されている
。

【００２２】前記ラッチ２２の出力はデータバス２３を
介してディジタル−アナログ変換器２４（以下、Ｄ−Ａ
変換器と略す。）に供給され、前記Ｄ−Ａ変換器の出力
は電力増幅器２５（以下、ＰＡと略す。）によって増幅
されて前記モータ１に駆動電力として供給されている。 さらに、前記チャンネルセレクタ５からは前記コントロ
ールバス８を介してタイミングコントローラ２６にトリ
ガ信号が供給されている。

【００２３】なお、前記タイミングコントローラ２６は
、トリガ信号が入力されたときに前記カウンタ１５のカ
ウント値を前記テンポラリレジスタ１７に転送させると
ともに、前記ＲＡＭに格納されている前回のカウント値
と、同じく前記ＲＡＭに格納されている速度制御のため
の所望値との演算を前記加算器１９に行なわせしめ、演
算結果を前記ラッチ２２に転送させた後に前記テンポラ
リレジスタ１７に格納されているカウント値を前記ＲＡ
Ｍに転送させるシーケンサとして動作し、各シーケンス
信号が前記タイミングコントローラ２６から前記テンポ
ラリレジスタ１７，前記加算器１９，前記ＲＡＭに供給
されている図１の装置において、振幅コントローラ９は
後で説明するようなディジタル的な手法でも実現できる
が、簡単にアナログ的な手法で実現するにはＶＣＡの出
力信号のピーク値をピークデテクタやコンデンサとダイ
オードによる通常の検波回路によって検出し、比較器に
よって基準電圧と比較したうえで前記比較器の比較出力
電圧を前記ＶＣＡに負帰還するように、構成すれば良い
し、オフセットコントローラ１０についても、ディジタ
ル的な手法で実現するには、ＷＳの出力矩形波信号の高
電位期間と低電位期間の差をカウンタによって計測した
うえで計測値をアナログ変換して前記ＶＣＡに負帰還す
るように、構成すれば良いので、ここではこれらのブロ
ックの具体例について説明は省略する。

【００２４】さて、図２はＶＣＡの具体的な構成例を示
した回路結線図で、入力端子３ａ，３ｂはそれぞれ図１
のＦＧの出力信号とオフセットコントローラ１０の出力
信号が供給される入力端子であり、入力端子３ｂは図１
の振幅コントローラ９の出力信号が供給される入力端子
であり、端子ＶＣＣはプラス側給電端子である。

【００２５】図２に示されたＶＣＡでは第１の差動増幅
器３０１、第２の差動増幅器３０２、第３の差動増幅器
３０３がその中心をなし、第４の差動増幅器３０４は前
記入力端子３ｄに供給されるオフセットコントローラか
らの誤差電圧に依存したバイアス電流を前記差動増幅器
３０１〜３０３に供給するために設けられている。また
、ＶＣＡの出力部３０５はエミッタフォロワ形式のバッ
ファアンプによって構成されている。

【００２６】つぎに、図３は図１のチャンネルセレクタ
５の具体的な構成例を示した回路結線図であり、入力端
子５ａ，５ｂはそれぞれ図１の比較器１１，１２の出力
信号が供給される入力端子であり、入力端子５ｃはシス
テムクロック信号（図１には示されていないが、例えば
カウンタ１５の適当なビットの出力信号を流用すること
ができる。）が供給される入力端子であり、入力端子５
ｄは図１のＷＳの出力信号が供給される入力端子である
。

【００２７】図３に示したチャンネルセレクタは３ビッ
トのアップダウンカウンタ５０１と、リセット信号発生
回路の部分からなり、前記アップダウンカウンタ５０１
のＬＳＢ，２ビット目，ＭＳＢの出力はそれぞれ出力端
子５ｆ，５ｇ，５ｈに供給されている。

【００２８】また、前記アップダウンカウンタ５０１に
供給されるクロック信号は出力端子５ｉを介して図１の
タイミングコントローラ２６に供給されるように構成さ
れ、出力端子５ｅは前記入力端子５ｄに直接に接続され
ている。

【００２９】なお、前記出力端子５ｅ〜５ｈに現われる
出力信号（出力データ）は図１のコントロールバス８を
介してプログラマブル電圧源６に供給されて１１チャン
ネル選択信号が生成されるが、これとは別に出力端子５
ｊが設けられ、前記出力端子５ｅ〜５ｈおよび５ｊに現
われる出力信号は前記コントロールバス８を介してＲＡ
Ｍに供給されて２０アドレス分の選択信号が生成される
。

【００３０】さて、図４は図３に示されたチャンネルセ
レクタの動作を説明するための信号波形図であり、図４
（ａ）は（図１）のＶＣＡの出力信号波形を示したもの
で、中間の電位は電源電圧の２分の１になっている。

【００３１】図４（ｂ）は図１のＷＳの出力信号波形、
すなわち図３の入力端子５ｄに供給される信号波形であ
り、図４（ｃ）は入力端子５ｃに供給されるクロック信
号の信号波形である。

【００３２】図４（ｄ），（ｅ）はそれぞれ図３のＤフ
リップフロップ５０３，５０４の出力レベルの変化を示
したもので、図３のＥＸ−ＯＲ（排他的論理和）ゲート
５０５の出力端子には図４（ｆ）に示す信号波形が現わ
れる。なお、以後の論理回路の動作説明においてはすべ
て正論理を用い、各出力端子あるいは各信号線路が高電
位にあるときに活性状態にあるものとする。また、高電
位の状態を‘１’で表現し、低電位の状態を‘０’で表
現する。

【００３３】さて、図４（ｇ）は図３の入力端子５ａに
供給される信号波形を示したものであるが、時刻ｔ１に
おいて前記入力端子５ａのレベルが‘１’に移行すると
、ＡＮＤ−ＯＲ（ＡＮＤは論理積、ＯＲは論理和）ゲー
ト５０６の出力信号レベルも‘１’に移行するので、Ｎ
ＡＮＤ（否定論理積）ゲート５０７とＮＡＮＤゲート５
０８のそれぞれの入力端子がたがいにクロスカップリン
グ接続されて構成されたフリップフロップ５０９がＮＡ
ＮＤゲート５１０によってセットされ、Ｄフリップフロ
ップ５１１のＤ端子のレベルは図４（ｈ）に示すように
‘１’に移行する。

【００３４】前記Ｄフリップフロップ５１１のＤ端子の
レベルが‘１’に移行した後にクロック信号のリーディ
ングエッジが到来すると、前記Ｄフリップフロップ５１
１の出力レベルは図４（ｉ）に示すように‘１’に移行
し、その結果、前記フリップフロップ５０９は再びリセ
ットされる。

【００３５】したがってクロック信号の次のリーディン
グエッジが到来したときには前記Ｄフリップフロップ５
１１の出力レベルも‘０’に戻り、ＡＮＤゲート５１２
の出力端子には図４（ｊ）に示すような信号波形が現わ
れる。

【００３６】前記ＡＮＤゲート５１２の出力信号はアッ
プダウンカウンタ５０１のクロック信号となり、前記Ｄ
フリップフロップ５１１の出力レベルが‘１’にあると
きには前記アップダウンカウンタ５０１はアップカウン
ト動作の待機状態にあるので、前記ＡＮＤゲート５１２
の出力レベルが‘１’に移行した直後に前記アップダウ
ンカウンタ５０１のカウント値は［０００］からカウン
トアップして［００１］となる。

【００３７】なお、図４（ｋ），（ｌ），（ｍ）はそれ
ぞれ前記アップダウンカウンタ５０１のＬＳＢ，２ビッ
ト目，ＭＳＢの出力レベルを示したものである。

【００３８】ところで、図４（ｇ）に示した信号波形図
では前記アップダウンカウンタ５０１のカウント値が［
００１］となった直後にそのレベルが‘０’に移行して
いるが、これは後述するように出力端子５ｅ〜５ｈのデ
ータが変化することによって図１のプログラマブル電圧
源６の出力電圧が上昇して比較器１１の出力レベルが‘
０’に戻るためである。

【００３９】このようにして、時刻ｔ１において前記入
力端子５ａのレベルが‘１’に移行すると、前記アップ
ダウンカウンタ５０１はカウントアップするが、時刻ｔ
２において入力端子５ｄのレベルが‘０’に移行した直
後に前記ＥＸ−ＯＲゲート５０５がリセット信号を発生
するので、前記アップダウンカウンタ５０１は［０００
］にリセットされる。

【００４０】なお、以上の説明では入力端子５ａのレベ
ルが変化したものと仮定したが、入力端子５ｂのレベル
が変化したときにも同じことがいえる。

【００４１】ただし、ＮＯＲ（否定論理和）ゲート５１
３とＮＯＲゲート５１４によって構成されたフリップフ
ロップ５１５によってアップカウント側の入力受け付け
のためのＮＡＮＤゲート５１０と、ダウンカウント側の
入力受け付けのためのＮＡＮＤゲート５１６のイネイブ
ル信号を供給しているので、ＥＸ−ＯＲゲート５０５が
リセット信号を発生してからアップダウンカウンタ５０
１のカウント値が［１０１］になるまではアップカウン
ト入力しか受け付けず、前記アップダウンカウンタ５０
１のカウント値が［１０１］になるとＡＮＤゲート５１
７の出力が‘１’に移行して前記フリップフロップ５１
５の出力状態が反転し、それ以後はダウンカウント入力
のみを受け付けるようになる。

【００４２】また、図３の回路ではＡＮＤ−ＯＲゲート
５０６とＡＮＤ−ＯＲゲート５１８によって入力端子５
ａに供給される信号によってアップカウント動作が行な
われ、入力端子５ｂに供給される信号によってダウンカ
ウント動作が行なわれ、反対に前記入力端子５ｄのレベ
ルが‘０’にあるときには前記入力端子５ａに供給され
る信号によってダウンカウント動作が行なわれ、前記入
力端子５ｂに供給される信号によってアップカウント動
作が行なわれるように構成されている。

【００４３】つぎに、図５は図１のプログラマブル電圧
源６の具体例を示した回路結線図であって、出力端子６
ａ，６ｂはそれぞれ図１の比較器１１，１２に出力信号
を供給するための出力端子であり、端子Ｖｃｃはプラス
側の給電端子である。

【００４４】また、入力端子６ｅ，６ｆ，６ｇ，６ｈは
それぞれ図３のチャンネルセレクタの出力端子５ｅ，５
ｆ，５ｇ，５ｈからチャンネル選択信号が供給される入
力端子である。

【００４５】さて、図５において４個のインバータと１
６個のＡＮＤゲートはすべてチャンネルデコーダとして
用いられており、例えば、入力端子６ｆ，６ｇ，６ｈの
レベルがすべて‘０’のときには入力端子６ｅのレベル
に関わりなく、トランジスタ６０１とトランジスタ６０
２がオン状態となる。このとき、出力端子６ａの電位は
中間電位よりも少し上昇し、出力端子６ｂの電位は中間
電位よりも少し下降した値となる。

【００４６】また、前記入力端子６ｅ，６ｆのレベルが
いずれも‘１’で、前記入力端子６ｇ，６ｈのレベルが
いずれも‘０’のときにはトランジスタ６０３とトラン
ジスタ６０４がオン状態となって前記出力端子６ａの電
位はさらに上昇し、前記出力端子６ｂの電位は中間電位
よりも少し上昇した値となる。

【００４７】図５の回路において、各スイッチングトラ
ンジスタのオン抵抗が十分に小さいものとして考えると
、抵抗６０５，６０６，６０７，６０８，６０９，６１
０，６１１の抵抗値によって出力端子６ａに現われるス
テップ電位が決定され、抵抗６１２，６１３，６１４，
６１５，６１６，６１７，６１８の抵抗値によって出力
端子６ｂに現われるステップ電位が決定される。

【００４８】また、図５に示したように抵抗回路網を構
成する各辺の抵抗値を出力端子６ａ側と出力端子６ｂ側
とでは同じになるように決定しておくことによって、例
えば前記出力端子６ａの出力電位が次々とステップアッ
プしていったときに、前記出力端子６ｂの出力はその後
を追うように変化する。

【００４９】つぎに図６は図１に示されるＲＡＭのメモ
リセルの配置例を示したメモリマップであり、チャンネ
ルセレクタ５から出力される５ビット分のアドレス選択
信号ｊ，ｅ，ｈ，ｇ，ｆ（それぞれ図３の出力端子５ｊ
，５ｅ，５ｈ，５ｇ，５ｆに現われる信号に対応してい
る。）の状態に応じてＤエリアの７０１番地から７２０
番地までと、Ｅエリアの７２１番地から７４０番地がア
クセスされる。

【００５０】なお、Ｄエリア，Ｅエリアの選択は後述す
るようにタイミングコントローラ２６によって行なわれ
、モータ１の速度制御のための所望値（基準値ともいう
。）を格納しておくＢエリアの７４１番地と、累積誤差
が格納されるＣエリアの７４２番地は前記タイミングコ
ントローラ２６によって直接アクセスされる。

【００５１】さて、前記タイミングコントローラ２６は
前述したように単なるシーケンサであるからＤフリップ
フロップを多段接続することによってハード的に簡単に
実現することもできるし、マイコンのプログラムのよう
なソフトウェアによっても容易に処理することができる
ので、その具体的な構成例の説明は省略し、前記タイミ
ングコントローラ２６の動作フローを示した図７のフロ
ーチャートと、図１のシステムの主要部の信号波形を示
した図８の信号波形図と、図６のメモリマップをもとに
してシステムの動作の概要を説明する。

【００５２】まず、図８（ａ）は図１のＶＣＡの出力信
号波形図であり、図８（ｂ）はＷＳの出力信号波形図で
あり、図３に示されたチャンネルセレクタの入力端子５
ｄに供給される信号波形でもある。

【００５３】図８（ｃ），（ｄ），（ｅ），（ｆ）はそ
れぞれ図３のチャンネルセレクタの出力端子５ｊ，５ｆ
，５ｇ，５ｈに現われる信号波形であり、図８（ｇ），
（ｉ）はそれぞれ図１のプログラマブル電圧源６の出力
端子６ａ，６ｂに現われる信号波形であり、図８（ｈ）
，（ｊ）はそれぞれ比較器１１，１２の出力信号波形で
あり、図８（ｋ）は図３のチャンネルセレクタの出力端
子５ｉに現われる信号波形である。

【００５４】なお、図８（ａ），（ｇ），（ｉ）の信号
波形の中間電位は電源電圧の２分の１の電位になってお
り、さらに図８（ｇ）において破線で示したした下側包
絡線と、図８（ｉ）において破線で示した上側包絡線は
いずれも図８（ａ）に示した信号波形を現わし説明した
が、ここでもう一度、全体のシステムとしての動作の概
要を説明する。

【００５５】図８の時刻ｔ１において、チャンネルセレ
クタを構成するアップダウンカウンタ５０１とフリップ
フロップ５１５にはリセット信号が供給されるので、こ
の時点での前記アップダウンカウンタ５０１のカウント
値は［０００］となり、出力端子５ｊのレベルは‘１’
となる。

【００５６】また、このとき図１のプログラマブル電圧
源６の出力端子６ａの電位は中間電位よりも少し高く、
出力端子６ｂの電位は中間電位よりも少し低くなってい
るが、時刻ｔ２においてＶＣＡの出力信号の電位が前記
出力端子６ａの電位よりも高くなると比較器１１の出力
レベルは‘１’に移行し、前記アップダウンカウンタ５
０１はカウントアップしてそのカウント値が［００１］
になるが、その結果、前記出力端子６ａ，６ｂの電位が
ステップ的に上昇するので、前記比較器１１の出力レベ
ル‘０’に戻る。

【００５７】時刻ｔ３において前記ＶＣＡの出力信号の
電位が再び前記出力端子６ａの電位よりも高くなると、
前記比較器１１の出力レベルは再度‘１’に移行して、
その結果、前記アップダウンカウンタ５０１のカウント
値は［０１０］となり、前記出力端子６ａ，６ｂの電位
も上昇する。

【００５８】以後、同様にして前記ＶＣＡの出力信号の
電位が前記出力端子６ａの電位よりも高くなるごとに前
記比較器１１が出力信号を発生し、前記アップダウンカ
ウンタ５０１はカウントアップし、それによって前記出
力端子６ａ，６ｂの電位も上昇していくが、時刻ｔ６に
おいて前記アップダウンカウンタ５０１のカウント値が
［１１０］になると、すでに説明したように、以後は図
３のフリップフロップ５１５によってアップカウント側
の入力の受け付けが禁止され、今度はダウンカウント側
の入力の待機状態となる。

【００５９】この状態で前記ＶＣＡの出力信号のピーク
点が過ぎて、時刻ｔ７においてその電位が前記出力端子
６ｂの電位よりも低くなると、今度は比較器１２の出力
レベルが‘１’に移行し、前記アップダウンカウンタ５
０１はカウントダウンしてそのカウント値は［１００］
となり、その結果、前記出力端子６ａ，６ｂの電位はス
テップ的に下降する。

【００６０】以後、同様にして前記ＶＣＡの出力信号の
電位が前記出力端子６ｂの電位よりも低くなるごとに前
記比較器１２が出力信号を発生し、前記アップダウンカ
ウンタ５０１はカウントダウンし、それによって前記出
力端子６ａ，６ｂの電位も下降していくが、時刻ｔ８に
おいて前記チャンネルセレクタ５の入力端子５ｄのレベ
ルが‘０’に移行すると、それまで前記アップダウンカ
ウンタ５０１のダウンカウント入力となっていた前記比
較器１２の出力信号アップカウント入力に変更され、時
刻ｔ９までは前記ＶＣＡ出力信号の電位が前記出力端子
６ｂの電位よりも低くなるごとに前記アップダウンカウ
ンタ５０１がカウントアップして前記出力端子６ａ，６
ｂの電位はさらにステップ的に下降していく。

【００６１】時刻ｔ１０において前記ＶＣＡの出力信号
の電位が前記出力端子６ａの電位よりも高くなると今度
は前記アップダウンカウンタ５０１はカウントダウンす
るので前記出力端子６ａ，６ｂの電位はステップ的に上
昇する。

【００６２】このようにして、前記比較器１１および１
２が次々と出力信号を発生するので、前記チャンネルセ
レクタ５の出力端子５ｉには図８（ｋ）に示すようなパ
ルス列が現われる。

【００６３】ところで、図８（ｋ）のパルス列のパルス
間隔は図５に示したプログラマブル電圧源の出力電圧を
決定する抵抗６０５〜６１８の抵抗値を最適な値に選定
しておくことによって、一定に保つことができる。

【００６４】例えば、図１のＦＧの出力信号が正弦波で
ある仮定すると、実施例においては前記出力信号の１サ
イクルを２０等分するような構成になっているので、前
記プログラマブル電圧源６は５通りの正確な出力電圧を
発生すれば良く、それらの電圧をＶ１，Ｖ２，Ｖ３，Ｖ
４，Ｖ５とすると、相互の関係は次式によって与えられ
る。

【００６５】

【数１】

【００６６】（数１）において、Ｖｃは電源電圧で、Ｖ
ｐは振幅コントローラ９によってコントロールされる振
幅の２分の１の電圧であり、θの値は実施例においては
π／２０に設定されている。

【００６７】さて、前記プログラマブル電圧源６の出力
電圧の相対誤差が１４ビットのＤ−Ａ変換器の２分の１
ＬＳＢに相当する０．００３パーセント以内であるとす
ると、図８（ｋ）の信号波形の正規化パルス間隔の誤差
（変動）は悪化ケースでも０．０６パーセント程度であ
るので、通常の用途に対しては十分な検出精度を確保す
ることができる。

【００６８】しかしながら、図１に示した本発明の実施
例では、プログラマブル電圧源６の出力電圧の相対誤差
がもっと大きくても（例えば、１パーセント位）十分な
検出精度が確保でき、なおかつ刻々と変化する情報を速
やかに出力に反映させるように構成されており、以下に
その模様を説明する。

【００６９】図８（ｋ）に示したチャンネルセレクタ５
の出力信号はトリガ信号としてタイミングコントローラ
２６に供給されるが、前記タイミングコントローラ２６
はトリガ信号が活性状態になったときには図７に示すよ
うな動作を行なう。

【００７０】すなわち、図８の時刻ｔ２においてトリガ
信号のレベルが‘１’に移行しているが、このとき図７
のブランチ７０１における判別結果は是となり、処理ブ
ロック２０２においてカウンタ１５のその時点のカウン
ト値をテンポラリレジスタ１７に転送させ、続いて処理
ブロック２０３においてＲＡＭのＤエリアに格納された
値から前記テンポラリレジスタ１７に格納された値の減
算を行ない、結果を加算器１９に付属しているアキュム
レータ（以下、ＡＣＣと略す。）に入れる。

【００７１】なお、このとき前記ＲＡＭのアドレス選択
はチャンネルセレクタ５によって行なわれ、Ｄエリアと
しては図６の７０１番地が選択される。

【００７２】つぎに、処理ブロック２０４においてＡＣ
Ｃの値から前記ＲＡＭのＢエリアの基準値を減算し、さ
らにその結果から処理ブロック２０５において前記ＲＡ
ＭのＣエリアの値を減算し、結果をＡＣＣに残している
。

【００７３】続いて処理ブロック２０６においてＡＣＣ
に残された値をラッチ２２（図７のフローチャートにお
いてはＯＬで示している。）に転送し、さらに処理ブロ
ック２０７において同じ値を前記ＲＡＭのＥエリアの７
２１番地に転送している。

【００７４】つぎに、処理ブロック２０８において前記
ＲＡＭのＣエリアの値と前記ＲＡＭのＥエリアの７２１
番地の値（ＡＣＣに残されている値）を加算し、処理ブ
ロック２０９において処理ブロック２０８における加算
結果から前記ＲＡＭのＥエリアの７２１番地の次の番地
の７２２番地の値（図７のフローチャートでは［Ｅ］ｕ
ｐと示されている。）を減算し、さらに処理ブロック２
１０において減算結果を前記ＲＡＭのＣエリアに格納し
ている。

【００７５】さらにまた、処理ブロック２１１において
、前記テンポラリレジスタ１７に格納されている値を前
記ＲＡＭのＤエリアの７０１番地に転送して一連の処理
を終了している。

【００７６】図８の時刻ｔ３においてタイミングコント
ローラ２６に供給されるトリガ信号のレベルが‘１’に
移行したときにも前記ＲＡＭのアドレスがインクリメン
トされたうえで全く同じ処理が行なわれ、以後、前記ト
リガ信号のレベルが‘１’に移行するごとに図７に示し
た処理が繰り返される。

【００７７】さて、図７の処理ブロック２１１において
はその時点のカウンタ１５のカウント値をＲＡＭのＤエ
リアに格納しているので、処理ブロック２０２と処理ブ
ロック２０３における処理は前回のカウント値から現在
のカウント値を差し引いて時間差データを求めているこ
とになる。

【００７８】例えば、図８の時刻ｔ１２を現在時刻とし
て考えると、前記ＲＡＭのＤエリアの７０２番地には時
刻Ｔ３における前記カウント１５のカウント値が格納さ
れており、この値をＤ３とし、時刻ｔ１２におけるカウ
ント値をＤ１２とすると、処理ブロック２０３における
演算は［Ｄ３−Ｄ１２］を実行していることになる（た
だし、前記カウント１５はダウンカウンタであるものと
する。また、Ｄ１２＞Ｄ３であれば、処理ブロック２０
３における演算は［Ｄ３＋Ｄ１２］となる。）。

【００７９】さらに処理ブロック２０４において前記Ｒ
ＡＭのＢエリアに格納されている基準値（速度制御のた
めの所望値であり、図１には示されていないが、別の読
み出し専用メモリなどに幾種類かのデータが準備されて
いて適宜ＲＡＭに転送される。）を差し引くことによっ
て時刻ｔ３から時刻ｔ１２までの平均誤差データを得て
いる。

【００８０】一方、前記ＲＡＭのＣエリアには時刻ｔ３
が格納されており（モータ１の起動時などのようにきわ
めて大きな速度誤差が検出されたときには累積値として
零が格納されるものとする。）、処理ブロック２０５に
おいて時刻ｔ３から時刻ｔ１２までの平均誤差データか
ら前記ＲＡＭのＣエリアに格納されている累積値の減算
を実行することにより、時刻ｔ１１から時刻ｔ１２まで
の区間に生じた速度変動に基づく誤差データＥ１２を得
ている。

【００８１】この誤差データＥ１２は処理ブロック２０
６においてラッチ２２に転送され、Ｄ−Ａ変換器２４に
おいてアナログ電圧または電流に変換されたうえで電力
増幅器２５に供給される。

【００８２】これによって前記電力増幅器２５は次の照
合点（いまの例では時刻ｔ１３における処理時点）まで
前記Ｄ−Ａ変換器２４の出力に依存した駆動電力をモー
タ１に供給する。

【００８３】一方、処理ブロック２０７において前記誤
差データＥ１２が前記ＲＡＭのＥエリアの７２２番地に
格納されたうえで、処理ブロック２０８において前記Ｒ
ＡＭのＣエリアに格納されている累積値に前記誤差デー
タＥ１２が加算される。

【００８４】さらに処理ブロック２０９において処理ブ
ロック２０８における加算結果から前記ＲＡＭのＥエリ
アの７２３番地に格納されている誤差データ（時刻ｔ３
から時刻ｔ４までの区間の誤差データが格納されている
。）を差し引いたうえで、処理ブロック２１０において
演算結果を前記ＲＡＭのＣエリアに格納している。

【００８５】したがって、この時点で前記ＲＡＭのＣエ
リアには時刻ｔ４から、時刻ｔ１２までの区間の誤差デ
ータの累積値が格納されたことになり、時刻ｔ１３の次
の照合点における時刻ｔ１２から時刻ｔ１３までの区間
の速度誤差の検出に備えている。

【００８６】また、処理ブロック２１１においてテンポ
ラリレジスタ１７に格納されているカウント値Ｄ１２を
前記ＲＡＭのＤエリアの７０２番地に転送しているが、
これは時刻ｔ３２の照合点における処理に備えたもので
ある。

【００８７】このようにして図８の時刻ｔ１１から時刻
ｔ１２の間に何らかの速度変動が生じたとするとその結
果は時刻ｔ１２におけるラッチ２２への誤差出力に反映
されるだけでなく、ＲＡＭのＣエリアに履歴として残り
、時刻ｔ３１までのすべての照合点における誤差出力に
反映される。

【００８８】例えばモータ１の規程回転速度におけるＦ
Ｇの出力周波数が２４Ｈｚであると仮定し、カウンタ１
５のクロック周波数が１ＭＨｚであるとすると、ＲＡＭ
のＢエリアに格納される所望値Ｂｏは４１６６７（１０
／２４≒４１６６７）となるが、仮に時刻ｔ１１までは
図７の処理ブロック２０４における演算結果が殆ど変動
なく推移してきて、時刻ｔ１１と時刻ｔ１２の間で初め
て１０パーセントの回転速度の低下があったものとする
。

【００８９】この結果はただちに時刻ｔ１２の照合点に
おいて誤差検出データとして現われ、その値Ｅ１２は次
のようになる。

【００９０】

【数２】

【００９１】前記誤差データＥ１２に基づいてモータ１
は加速されるが、その結果、時刻ｔ１２と時刻ｔ１３の
間に前記モータ１の回転速度が規定値に戻ったものとす
る（実際には前記モータ１の機械的時定数が大きいので
、回転速度が瞬時に元に戻ることはあり得ないが、説明
をわかり易くするためにそのように仮定する。）と、時
刻ｔ１３の照合点における図７の処理ブロック２０４で
の演算結果は依然として２０８となる。

【００９２】しかしながら、ＲＡＭのＣエリアには時刻
ｔ４から時刻ｔ１２までの速度誤差の累積値として時刻
ｔ１１から時刻ｔ１２における誤差データの履歴が残さ
れているので、図７の処理ブロック２０５での演算を実
行することによって（演算結果は零となる。）、時刻ｔ
１２から時刻ｔ１３までの区間の前記モータ１の回転速
度の変化を正しく反映した誤差データを得ることができ
る。

【００９３】時刻ｔ１２以後の照合においても、処理ブ
ロック２０４での演算結果には時刻ｔ１１から時刻ｔ１
２の区間での前記モータ１の回転速度の低下の影響が現
われるが、処理ブロック２０５での演算を実行すること
によってそれらはすべて相殺される。

【００９４】以上の説明では、あらかじめ前記モータ１
の回転速度が規定値にあり、特定の区間においてのみ速
度変化が生じた場合について説明したが、ＲＡＭのＣエ
リアには各区間での誤差データの累積値が格納されてい
るので、各区間において次々と速度変化が生じた場合で
も遅滞なく正しい誤差出力を得ることができる。

【００９５】すなわち、任意の時刻ｔｎにおける時刻ｔ
ｎ−１からの誤差検出値Ｅｎは次のようになる。

【００９６】

【数３】

【００９７】図１ならびに図６に示した本発明の実施例
では（数３）のＤｎ−２０がＲＡＭのＤエリアに格納さ
れており、Ｄｎはテンポラリレジスタ１７に格納され、
Ｂｏは前記ＲＡＭのＢエリアに格納され、（数３）の最
終項は前記ＲＡＭのＣエリアに累積値として格納されて
いる。

【００９８】なお、図８において時刻ｔ１１以前はその
時刻順序が不規則になっているので、（数３）が適用で
きるのは時刻ｔ３０以降である。

【００９９】さて、図１に示した実施例においてはあた
かもＦＧの出力信号の繰り返し周期が図８（ｋ）に示す
ように原信号の２０分の１に短くなったのと同等の誤差
検出が可能となるが、プログラマブル電圧源６の出力電
圧の精度が少し低かったとしても大きな不都合は生じな
い。

【０１００】例えば図８の時刻ｔ１４から時刻ｔ１５に
かけての前記プログラマブル電圧源６の上側出力端子６
ａの電圧が（数１）で与えられる理想値よりも中間電位
を基準にして０．８パーセントだけ低かったとすると、
時刻ｔ１４から時刻ｔ１５の間隔が約１４パーセント短
くなる。

【０１０１】しかしながら、時刻ｔ６と時刻ｔ１５の間
隔はいずれも同じ電位の点をサンプリングしているので
図８の時刻ｔ１４から時刻ｔ１５の区間においてモータ
１の速度変化がなければ図７の処理ブロック２０２〜２
０５において得られる誤差検出値も零となり、何ら問題
はない。

【０１０２】ただ、時刻ｔ１４から時刻ｔ１５の区間で
一様に前記モータ１の回転速度が１０パーセント低下し
たとすると、処理ブロック２０６における演算によって
得られる誤差データＥ１５は次のようになる。

【０１０３】ただし、実際には後述するように図８（ａ
）の信号波形のスロープが各時刻によって変化するので
それに伴う補正を行なわなければ次式に示す結果が得ら
れないが、説明の順序が逆になって難解になるので、こ
こでは各時刻間において同じだけの回転速度の変化があ
った場合には、同じ誤差データが得られるものとして説
明を行なう。

【０１０４】

【数４】

【０１０５】この値は（数２）で求めた値に比べて１４
パーセント小さくなっており、時刻ｔ１４から時刻ｔ１
５の区間のみに着目すると誤差検出ゲインが１４パーセ
ント低くなったことになる。しかし、時刻ｔ１１から時
刻ｔ３２までの１サイクルの区間について考えると、特
定の区間の間隔が狭くなったとすれば、他の区間の間隔
は必ず広がるので、前記プログラマブル電圧源６の出力
電圧が理想値からずれていたとしても、ＦＧの出力信号
の１サイクルの間で誤差検出ゲインが増減するだけで、
平均ゲインは変わらない。

【０１０６】また、通常のサーボ系においてはこの程度
の誤差検出ゲインの変動は問題にならず、むしろ、図８
に示した信号波形図でいうならば、ＶＣＡの出力信号の
各サンプリング時刻におけるスロープの違いに起因する
誤差検出ゲインの変化の方がはるかに大きい。

【０１０７】すなわち、図８（ａ）の信号波形が正弦波
であるものと仮定して時刻ｔ１１〜ｔ１５の各サンプリ
ング点において一時的にモータ１の回転速度がＫパーセ
ントだけ上昇したものとすると、図８のｔ１１からｔ１
５の各サンプリング時刻は早まり、図８の左側に移動す
るが、前記モータ１の回転速度が一時的に変化すると前
記正弦波の各周波数だけでなく、各点における電位も変
化する（ＦＧが電磁誘導を利用したものである場合に該
当する。）ものとし、（数１）を考慮して時刻ｔ１１〜
ｔ１５の各サンプリング点の移動量Ｘ１〜Ｘ５（ラジア
ン）を求めると次のようになる。

【０１０８】

【数５】

【０１０９】（数５）をもとにして例えば、Ｋ＝２のと
きの移動量Ｘ１〜Ｘ５を求め、Ｘ１の値を基準にしたＸ
１〜Ｘ５の比率Ｍ１〜Ｍ５を整数値で求めると、Ｍ１＝
１，Ｍ２＝３，Ｍ３＝６，Ｍ４＝９，Ｍ５＝２０となり
、このＭ１〜Ｍ５が各点における速度誤差の検出ゲイン
比率となる。

【０１１０】なお、Ｋの値が変化するとそれに伴ってＭ
２〜Ｍ５の値も若干変化するが、試算によるとＫの値が
０．１から５．０の範囲で変化してもＭ２〜Ｍ５の値は
前記した値に対してプラスマイナス２０パーセント以内
となっている。

【０１１１】各サンプリング点におけるこのような検出
ゲインの変化は図７に示した速度誤差の検出ルーチンの
過程で補正することができる。

【０１１２】すなわち、図７の処理ブロック２０５での
演算を実行して得られた結果に対して、各サンプリング
時刻に応じて（チャンネルセレクタ５の出力状態から判
別できる。）前記したＭ１〜Ｍ５の値での除算を実行す
れば良く、具体的には図７の処理フローの処理ブロック
２０５と処理ブロック２０６の間に加算器１９を用いた
除算ルーチンを組み入れたり、あるいはハードウェア的
にシステムに乗算器（除算器）や補正テーブルを追加す
ることによって対処できる。

【０１１３】なお、これまでの説明では図１のＦＧの出
力信号が正弦波であるものと仮定して各サンプリング点
における速度誤差の検出ゲインの変動について説明して
きたが、前記ＦＧの出力信号が三角波であって、その振
幅がモータ１の回転速度によって変化しない場合（具体
的には回転位置に応じて徐々に光透過率が変化するシャ
ッター板と受光素子によってＦＧを構成した場合などが
該当する。）には各サンプリング点における速度誤差の
検出ゲインが変化することはないし、振幅コントローラ
９も不要となる。

【０１１４】また、図１の実施例ではカウンタ１５の１
６ビット長のカウント値がそのまま加算器１９に転送さ
れ、前記加算器１９での演算結果がデータバス２１を介
してラッチ２２に転送されるように構成されているが、
この場合、１６ビット長の演算結果をそのまま前記ラッ
チ２２に転送してしまうと、誤差検出ゲイン（弁別ゲイ
ン）はきわめて小さなものとなってしまう。

【０１１５】例えば、（数１）の例ではモータ１の回転
速度が１０パーセント変化したときに誤差検出値が２０
８になることを算出したが、全体のビット長が１６ビッ
トであれば、この値はわずか０．３パーセントにしかな
らず、その結果として図１の電力増幅器２５にきわめて
高い分解能とゲインが要求される。

【０１１６】したがって、実際には前記加算器１９とＲ
ＡＭの間でのデータのやりとりや演算過程において実質
的に誤差検出ゲインを高めるビット圧縮操作が行なわれ
る。

【０１１７】なお、その具体的な方法についての説明は
本発明とは直接の関係はなく、また、本願と同一出願人
による特願昭５８−１８３７６０号明細書において詳述
されているので、ここでは省略する。

【０１１８】また、前記明細書においては図１の加算器
１９やタイミングコントローラ２６、ＲＡＭの具体的な
構成や図１には示されていない読み出し専用メモリ（Ｒ
ＯＭ）とのデータのやりとりについて詳述されている。

【０１１９】ところで、図１の実施例ではオフセットコ
ントローラ１０はＷＳの出力信号の高電位区間と低電位
区間が等しくなるように動作するが、これまでの説明か
らも明らかなように、例えば図８の時刻ｔ１１，ｔ２１
，ｔ３１におけるカウンタ１５のカウント値Ｄ１１，Ｄ
２１，Ｄ３１はいずれもいったんＲＡＭに格納されるの
で、これらのデータをもとにオフセットを調節すること
もできる。

【０１２０】すなわち、［Ｄ１１−Ｄ２１］が［Ｄ２１
−Ｄ３１］に等しくなるようにＶＣＡの入力オフセット
値を調節することによって、実質的にＷＳのデューティ
を５０−５０にしたのと同じことになり、また、プログ
ラマブル電圧源６の上側出力と下側出力のアンバランス
までも補正することができる。

【０１２１】さらに、［Ｄ１１−Ｄ２１］と［Ｄ２１−
Ｄ３１］の差が正確に零になるならば、図６に示したＲ
ＡＭのアドレス数を２分の１にすることもできる。すな
わち、実施例では図８の時刻ｔ１１からｔ３１までの１
サイクルの区間を基準に考えて、例えば時刻ｔ３１にお
いては時刻ｔ１１のときのカウンタ１５のカウント値か
ら時刻ｔ３１のときのカウント値を減算するようにして
いるが、時刻ｔ１１から時刻ｔ２１までの半サイクルの
区間を基準に考えて、時刻ｔ２１においては時刻ｔ１１
のときのカウント値から時刻ｔ２１のときのカウント値
を減算するように変更すれば、図６のＲＡＭエリアのう
ち７１１番地から７２０番地までと、７３１番地から７
４０番地までは不要となる。

【０１２２】また、あらかじめ定められた周波数のもと
では図８の時刻ｔ６と時刻ｔ７の間の期間や時刻ｔ９と
時刻ｔ１０の間の期間が一定になるように調節すれば図
８（ａ）の信号波形の振幅が一定になることを利用すれ
ば、ディジタル的に振幅を調節することができる。

【０１２３】例えば、図１の振幅コントローラ９をアッ
プダウンカウンタ（ＲＡＭの追加エリアの中に構成され
たソフト的なカウンタであっても良い。）とＤ−Ａ変換
器によって構成し、時刻ｔ６と時刻ｔ７の間の期間や時
刻ｔ９と時刻ｔ１０の間の期間が上限値を越えたときに
前記アップダウンカウンタをカウントダウンさせ、下限
値を越えたときにカウントアップさせるようにすれば、
ステップ・バイ・ステップで振幅を調節することができ
る（時刻ｔ６，ｔ７，ｔ９，ｔ１０におけるカウンタ１
５のカウント値はいったんＲＡＭに取り込まれるので、
加算器１９のみによって一連の操作が行なえる。）。

【０１２４】なお、この場合には前記振幅コントローラ
９によってＶＣＡの増幅ゲインの設定が行なわれるのは
、図８の時刻ｔ７，ｔ１０，ｔ１６，……の各点であり
、ＶＣＡの出力信号のピーク点を過ぎたスロープ部分に
おいては増幅ゲインが一定に保たれたままであるので、
先に説明したようにモータ１の回転速度が一時的に変化
すると、前記出力信号の電位は変化する。

【０１２５】つぎに、図１の装置においてモータ１の回
転速度が零から徐々に上昇していく場合、すなわち前記
モータ１の起動時の動作について概説する。まず前記モ
ータ１の回転子が停止しているか、あるいは非常に遅い
回転速度で回転している状態は例えば図８（ｌ）の信号
の繰り返し周期を監視していることによって判別ができ
（具体的な方法については前述の特願昭５８−１８３７
６０号明細書に示されているので、ここでは説明を省略
する。）、あらかじめ定められた限界値以下の回転速度
であれば判別フラグをセットしておくとともに、図６の
ＲＡＭのＥエリアの７２１番地から７４０番地までとＣ
エリアの７４２番地に零を格納しておき、ラッチ２２に
はプラス方向の最大誤差データを送出する。

【０１２６】これによって前記モータ１はフル加速され
るのでその回転速度は次第に上昇していき、前記限界値
を越えるが、その時点で前記判別フラグをリセットして
以後はタイミングコントローラ２６と加算器１９および
ＲＡＭに図７に示したような動作を行なわせしめる。

【０１２７】その結果、前記判別フラグがリセットされ
た直後の照合点においては、（数３）の最終項の値が零
になっているので、誤差検出値ＥｎはＦＧの出力信号の
１サイクルの区間の平均誤差となるが、この時点からさ
らに１サイクルの期間が経過したときには前記ＲＡＭの
Ｃエリアには高分解能の制御のために必要な過去の履歴
（例えばこのときの時刻が図８の時刻ｔ１２であったと
仮定すれば、時刻ｔ３から時刻ｔ１１までの各照合区間
における速度誤差の累積値が過去の履歴となる。）が蓄
積されるので、以後はすでに説明したような高分解能の
制御に移行することができる。

【０１２８】なお、前記モータ１が起動した直後にＦＧ
の出力信号の振幅が微小であって、振幅コントローラ９
の動作範囲を逸脱していたとすると、図８の時刻ｔ２や
時刻ｔ３における比較器１１の出力信号が発生したとし
ても、ＶＣＡの出力信号の電位が図８（ａ）に示すよう
な段階までは上昇せずに時刻ｔ５や時刻ｔ６においては
前記比較器１１が出力信号を発生しない状態も生じ得る
。

【０１２９】しかしながら図１に示した実施例において
は前記比較器１１とは別に第２の比較器１２を用意して
、常にＶＣＡの出力信号の電位の上昇と下降を監視する
ように構成されるとともに、時刻ｔ１，ｔ８においては
チャンネルセレクタ５のアップダウンカウンタをリセッ
トするように構成されているので、例えば図８（ｏ），
（ｐ）の信号が発生しなくとも、図８（ｌ），（ｍ）の
信号は得られ、起動時における分解能の低い制御に対し
ては何ら問題はない。

【０１３０】また、第１の比較器１１と第２の比較器１
２の両方を用意しておくことによって、ＦＧの出力信号
のサージ性のパルスが混入してもシステムが誤動作しな
いという効果も得られる。

【０１３１】例えば、図８の時刻ｔ５から時刻ｔ６の間
にプログラマブル電圧源６の出力電圧のステップ値より
も大きいサージパルスがＶＣＡの出力信号に重畳されて
いたとすると、若干の時間差はあるが前記比較器１１と
前記比較器１２の両方が出力を発生するので（なぜなら
ば、多くのサージ性のノイズはリンギング状になって原
信号に重畳して波形図の上下方向に現われる。）、チャ
ンネルセレクタ５における入力信号の受付条件を適当に
設定しておくことによって（例えば、クロック信号の１
周期以内に両方の比較器の出力信号が到来したときには
受け付けを禁止するように設定しておく。）、システム
の耐ノイズ性を大幅に改善することができる。

【０１３２】なお、このようなノイズの心配が皆無であ
ればプログラマブル電圧源６の出力端子６ｂと前記比較
器１２を削除し、唯一の出力端子６ａと唯一の比較器１
１を時分割で利用することによって図１の装置、具体的
には図８（ｇ），（ｈ），（ｉ），（ｊ）に示されるよ
うな動作機能を実現することもできる。

【０１３３】さて、このような本発明のサーボ装置では
モータやリニアモータなどの速度情報を有する交流信号
の１サイクルもしくは半サイクルの区間に複数の照合点
を設けることによって、実質的により高い周波数を有す
る速度検出信号を得たのと同じ効果を発揮させるもので
あるが、本発明の実施形態は必ずしも図１の装置に限定
されるものではなく、また、実施例において示したモー
タの回転速度の制御のみならず、リニアモータなどにお
いては例えば図８（ｋ）の出力信号をカウントすること
によって移動距離を高い精度で知ることもできる。

【０１３４】図９は本発明の別の実施例を示したブロッ
クダイアグラムであり、図１と同じ部分については同一
符号で示されている。

【０１３５】図９ではＦＧの出力信号は増幅器２７に供
給され、前記増幅器２７の出力信号はＷＳに供給される
とともにアナログ−ディジタル変換器２８（以下Ａ−Ｄ
変換器と略す。）および比較器２９の反転入力端子２９
ｂに供給されている。

【０１３６】前記比較器２９の出力信号は図１に示した
タイミングコントローラ２６よりもやや規模の大きなタ
イミングコントローラ３０に供給され、ＷＳの出力信号
もまた前記タイミングコントローラ３０の別の入力端子
に供給されるとともにカウンタ３１にも供給されている
。また、前記カウンタ３１の出力はラッチ３２に供給さ
れ、前記ラッチ３２の出力はデータバス３３を介してカ
ウンタ３４とデータバス２０に供給されている。

【０１３７】さらに、前記カウンタ３４のキャリー出力
信号は前記タイミングコントローラ３０の第３の入力端
子に供給され、前記タイミングコントローラ３０からの
指令信号は前記Ａ−Ｄ変換器２８と前記比較器２９、さ
らにはＤ−Ａ変換器３５、第３のカウンタ３６、加算器
１９に供給されている。

【０１３８】また、前記Ａ−Ｄ変換器２８の出力はデー
タバス３７を介して前記データバス２０に供給され、前
記加算器１９の出力は前記データバス２０を介してＲＡ
Ｍに供給されるとともにデータバス２１を介してラッチ
２２と前記Ｄ−Ａ変換器３５に供給され、前記Ｄ−Ａ変
換器３５の出力信号は前記比較器２９の非反転入力端子
２９ａに供給され、前記カウンタ３６の出力も前記デー
タバス２０に供給されている。

【０１３９】なお、前記カウンタ３４には発振器１４の
出力信号がそのままクロック信号として供給され、図示
されていないが、前記カウンタ３６にも前記発振器１４
の出力信号がクロック信号として供給されており、前記
カウンタ３１には３分の１の分周器３８を経た後の信号
がクロック信号として供給されている。

【０１４０】さて、図１０は図９の装置の主要部の信号
波形図であり、以下、図９ならびに図１０を参照しなが
ら動作の概要を説明する。

【０１４１】図１０（ａ），（ｂ）はそれぞれ増幅器２
７，ＷＳの出力信号を示したものであり、図１０（ｃ）
はカウンタ３４のキャリー出力信号を示したものであり
、図１０（ｄ）の実線部分はＤ−Ａ変換器３５の出力信
号を示したものであり、破線部分は図１０（ａ）の信号
波形と同じものを前記Ｄ−Ａ変換器３５の出力信号波形
に重ねて示したものであり、図１０（ｅ）はカウンタ３
６のカウント期間を示した信号波形である。

【０１４２】まず、時刻ｔ１においてＷＳの出力信号の
レベルが‘１’に移行すると、カウンタ３１でのそれま
でのカウント値がラッチ３２に転送され、その後にリセ
ットされて再びアップカウントを開始する。

【０１４３】前記カウンタ３１のカウント値の前記ラッ
チ３２への転送と、リセットならびにアップカウントの
再開はＷＳの出力信号のリーディングエッジならびにト
レイリングエッジが到来するごとに行なわれ、図１０の
時刻ｔ１，ｔ４，ｔ７，ｔ１０において前記ラッチ３２
の出力データが更新され、さらに前記カウンタ３４もこ
の時点で強制的にプリセットされる。

【０１４４】前記ラッチ３２の出力データは加算器３２
に取り込まれてＲＡＭに格納されている所望値との演算
が行なわれ、誤差検出データがラッチ２２に転送される
。

【０１４５】一方、カウンタ３４は前記ラッチ３２の出
力データを開始値としてダウンカウントを行ない、キャ
リーが発生するごとに自己プリセットを行ないながらダ
ウンカウントを続行する。

【０１４６】前記カウンタ３４のクロック信号は前記カ
ウンタ３１のクロック信号の３倍の周波数を有している
ので、時刻ｔ１から時刻ｔ４までの前記カウンタ３１の
１カウント周期の間に前記カウンタ３４は３回のキャリ
ー出力を発生することになる。

【０１４７】図１０の時刻ｔ１から時刻ｔ１０の間の各
時刻において発生する前記カウンタ３４のキャリー出力
のうち、時刻ｔ１，ｔ４，ｔ７，ｔ１０での出力はＦＧ
の出力信号の周波数が変化することによって発生したり
発生しなかったりするが、いずれにしてもこれらの時刻
におけるキャリー出力はタイミングコントローラ３０に
よって無視される。

【０１４８】時刻ｔ２において前記カウンタ３４がキャ
リー出力を発生すると、Ａ−Ｄ変換器２８によってＷＳ
の出力信号の電位がディジタル値に変換されたうえで加
算器１９に取り込まれ、ＲＡＭにあらかじめ格納されて
いるステップ値が加算されて前記加算器１９からＤ−Ａ
変換器３５に転送される。したがって前記Ｄ−Ａ変換器
３５の出力信号は図１０（ｄ）に示すように時刻ｔ２に
おいてステップ的に変化し、その時点では比較器２９の
反転入力端子２９ｂ側の電位の方が低いので前記比較器
２９の出力レベルは‘１’となっているが、図１０（ｄ
），（ｅ）に示すようにΔｔ２時間だけ経過した後に前
記比較器２９の出力レベルは‘０’となる。　　モータ
１の回転速度が上昇するとΔｔ２の期間が短くなること
は図１の実施例においても説明したが、図９の実施例に
おいてはこのΔｔ２の期間にカウンタ３６がカウント動
作を行ない、時刻ｔ２からΔｔ２の時間が経過した後に
前記カウンタ３６のカウント値が加算器１９に取り込ま
れて誤差検出データに変換されたうえでラッチ２２に転
送される。

【０１４９】このような操作は時刻ｔ３，ｔ５，ｔ６，
ｔ８，Ｔ９においても同様に行なわれ、先に説明したよ
うに時刻ｔ１，ｔ４，ｔ７，ｔ１０においてはラッチ３
２の出力データをもとにして誤差検出データの算出およ
び前記ラッチ２２への転送が行なわれるので、結局、時
刻ｔ１から時刻ｔ１０までの各時刻において次々とモー
タ１の回転速度の検出が行なわれることになる。

【０１５０】ところで、図９に示した実施例においては
図１の振幅コントローラ９やオフセットコントローラ１
０が省略されているが、すでに説明したように必要に応
じて付加すれば良いことはいうまでもない。

【０１５１】さて、図１に示した実施例では速度情報を
有する交流信号のサンプリング電位点をプログラマブル
電圧源６においてあらかじめ設定しておき、各サンプリ
ング点における時間情報をもとに誤差検出データを得て
いたが、図９に示した実施例においては、カウンタ３１
とカウンタ３４によって前記交流信号の半サイクルの期
間を等分割し、各分割点における前記交流信号の電位に
依存したデータ（具体的にはＡ−Ｄ変換器２８の出力デ
ータが該当する。）をもとにして速度誤差の検出を行な
っている。

【０１５２】なお、図９に示した実施例において、比較
器２９とＤ−Ａ変換器３５，カウンタ３６を取り除き、
Ａ−Ｄ変換器２８の出力データをあらかじめ準備された
幾通りかの基準値との演算を加算器１９によって行ない
、その結果をそのままラッチ２２に転送するように構成
することもできる。

【０１５３】

【発明の効果】本発明のサーボ装置は以上の説明からも
明らかなように、モータやリニアモータなどの移動体（
実施例においてはモータ１が該当する。）の速度情報を
有する検出信号を出力する速度検出器（速度発電機２）
と、前記検出信号を複数の特定区間ごとに分割する分割
手段（図１の実施例においては、チャンネルセレクタ５
，プログラマブル電圧源６，比較器１１によって分割手
段が構成され、図９の実施例においては、カウンタ３１
，カウンタ３４によって分割手段が構成されている。）
と、前記複数の特定区間ごとに累積クロック数を計測す
るカウント手段（図１の実施例においては、カウンタ１
５が該当し、図９の実施例においては、カウンタ３６が
該当する。）と、前記カウント手段の計測値から基準値
と過去の累積誤差を減算して区間誤差データを算出する
演算手段（加算器１９）と、前記誤差データを前記累積
誤差に加算して次回の計測時点まで保持する累積誤差生
成手段（ＲＡＭ７）と、前記誤差データに基づいて前記
移動体を駆動する駆動手段（実施例においては電力増幅
器２５が該当する。）を具備したことを特徴とするもの
で、速度検出器の出力周波数を高くすることなしに、よ
り分解能の高い制御、すなわち、実質的に速度検出器の
出力周波数を高くしたのと同等の制御を行なうことがで
き、きわめて大なる効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施例におけるサーボ装置のブロッ
クダイアグラム

【図２】電圧制御増幅器の具体例を示す回路結線図

【図
３】チャンネルセレクタの具体例を示す回路結線図

【図
４】図３の回路動作を説明するための信号波形図

【図５
】プログラマブル電圧源の具体例を示す回路結線図

【図６】ＲＡＭの構成を示すメモリマップ

【図７】タイ
ミングコントローラの動作を説明するためのフローチャ
ート

【図８】図１の装置の動作を説明するための信号波形図

【図９】本発明の別の実施例におけるサーボ装置のブロ
ックダイアグラム

【図１０】図９の装置の動作を説明するための信号波形
図

【符号の説明】

１　　モータ ２　　速度発電機 ５　　チャンネルセレクタ ６　　プログラマブル電圧源 ７　　ＲＡＭ １１　　比較器 １５　　カウンタ １９　　加算器 ２５　　電力増幅器

Claims (1)

【特許請求の範囲】
1. 【請求項１】移動体の速度情報を有する検出信号を出力
   する速度検出器と、前記検出信号を複数の特定区間ごと
   に分割する分割手段と、前記複数の特定区間ごとに累積
   クロック数を計測するカウント手段と、前記カウント手
   段の計測値から基準値と過去の累積誤差を減算して区間
   誤差データを算出する演算手段と、前記誤差データを前
   記累積誤差に加算して次回の計測時点まで保持する累積
   誤差生成手段と、前記誤差データに基づいて前記移動体
   を駆動する駆動手段を具備してなるサーボ装置。