JPS6329408B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置に係り、特に圧接型半導体
装置の電極構造に関する。

例えばトランジスタ、ゲートターンオフ型ある
いは電界効果型サイリスタのような３端子半導体
装置においては、半導体基体の一主表面に異なる
２種の半導体領域（一方の主電極領域および制御
電極領域）が露出しこれらの半導体領域に個別に
電極膜（一方の主電極および制御電極）が形成さ
れるのが一般的である。そして、一方の主電極領
域の各部を均一かつ効果的に制御するために、平
面的にみて一方の主電極領域は例えば多数の長方
形等に細分割され、制御電極領域がそれら一方の
主電極領域をとり囲むように形成される場合が多
い。更に、一方の主電極面を制御電極面よりも高
くして、これら多数の一方の主電極面に同時に接
するように一方の主電極板を加圧接触させること
により一方の主電極を形成することが、特に電力
用半導体装置において行なわれている。

このような半導体装置の一例を、ゲートターン
オフサイリスタを例にとつて図面を用いて説明す
る。第１図はこの種ゲートターンオフサイリスタ
の従来構造の一例を示す。図において、Si半導体
基体１はｐ型エミツタ層１４、ｎ型ベース層１
３、ｐ型ベース層１２およびｎ型エミツタ層１１
の積層構造を有する。ｎ型エミツタ層１１が前述
の一方の主電極領域、ｐ型ベース層１２が制御電
極領域にそれぞれ相当し、ｐ型エミツタ層１４は
他方の主電極領域である。なお１０１はSiO₂表
面保護膜である。

また、ｎ型エミツタ層１１の表面露出部には一
方の主電極膜１１１が、ｐ型ベース層１２の表面
露出部には制御電極膜１２１が、ｐ型エミツタ層
１４の表面露出部には他方の主電極膜１４１がそ
れぞれ形成されている。ここで、ｎ型エミツタ層
１１とｐ型ベース層１２の電極形成面は各半導体
層の積層方向に段差を有している。すなわちｎ型
エミツタ層１１はｐ型ベース層１２の電極形成面
より突出したメサ頂部に形成されている。そして
ｎ型エミツタ層１１の露出部にはカソード電極膜
１１１が、ｐ型ベース層１２にはゲート電極膜１
２１がほぼ同じ厚さで形成されている。したがつ
てこれら２つの電極膜もまた、段差を有してい
る。これらの電極膜には例えばAlが使用される。

ｐ型エミツタ層１４の露出した主表面にはアノ
ード電極膜１４１が形成され、アノード電極膜１
４１にはアノード電極板３がろう材（図示せず）
により接着されている。

多数に分割されたカソード電極膜１１１上には
カソード電極板２が載置され、良好な接触を図つ
て図中矢印の方向に加圧される。このカソード電
極板２とカソード電極膜１１１とは、半導体装置
運転時の発熱に伴う熱歪を吸収するためにろう接
されない。カソード電極板およびアノード電極板
には例えばＷ、Moのように熱膨張係数が半導体
基体の材料であるSiのそれと近いものが使用され
る。

上述したカソード電極板２のカソード電極膜１
１１への加圧は両者の電気抵抗を減らすため通常
200Kg／cm²程度加えられる。

また、図示されていないが、ゲート電極膜１２
１の適宜部分にはｐ型ベース領域１２と外部とを
結ぶためのゲートリードが接続される。更にカソ
ード電極板２およびアノード電極板３にはそれぞ
れ例えばCuからなる外部電極板が連なり、外部
電極板間を絶縁筒で結ぶことにより半導体基体を
密封する。ゲートリードは通常上述の絶縁筒ある
いは一方の外部電極板を貫通して外部へ導かれ
る。

上述の構造の半導体装置はカソード電極膜から
の集電機構、カソード電極板とカソード電極膜を
加圧接触することによる熱歪の緩和、ｎ型エミツ
タ層の分散化によるターンオフ動作の均整化等の
点で特に電力用装置に適したものである。しかし
なお、次の点で改善すべき問題点が存在する。

それはカソード電極膜１１１が加圧下でヒート
サイクルにさらされる点に帰因する。すなわち、
上述の如くこの種半導体装置では通常200Kg／cm²
以上の加圧力が必要である。かつ運転時には半導
体基体の発熱により100〜150℃まで昇温する一
方、休止時には室温に戻る過程が繰り返される。
このような条件のもとではカソード電極膜が極め
て変形しやすいことが明らかとなつた。カソード
電極膜の変形は著しい場合にはその幅が２倍にも
延長されるほどである。その結果、カソード電極
膜がゲート電極膜と接触し半導体装置が動作不能
となる事故が生ずる。第２図はカソード電極の変
形の一態様を示すものであり、図においてカソー
ド電極膜１１１は加圧下のヒートサイクルによつ
てつぶれ、ゲート電極膜１２１と接触している。

また、直ちに第２図に示すような短絡事故が生
じないまでも、多数の分散されたカソード電極膜
の一部において若干変形が生じ、そのためにカソ
ード電極膜間で加圧力が不均一となり、その程度
が進んでカソード電極板が傾斜する場合もある。
このような場合には、半導体基体の端部近傍にお
いてベース電極膜とカソード電極板とが接触事故
を起こす。

いずれの接触事故も例えば10000回等の多数回
のヒートサイクルを経て発生し易いものであり、
それだけに従来このような点は見過ごされがちで
あつたのが実情である。

なお、同様の問題点はゲートターンオフサイリ
スタに限らず、また電極膜あるいは電極板の材質
によらず存在する。更に、電極板と電極膜間の加
圧力を、両者間の接触抵抗が実用上の範囲内であ
るようにした場合は加圧力によらず上述の問題点
がひきおこされる。

本発明の目的は上述した従来構造での問題点を
解決し、加圧下のヒートサイクルが加えられても
電極間の短絡が起らない電極構造を有する半導体
装置を提供することにある。

この目的を達成するために本発明の特徴とする
ところは、一方の主表面側に異種の電極膜が互い
にその頂面が段差を持つように配置された半導体
基体と、半導体基体の一方の主表面側の突出した
方の電極膜に加圧接触される電極板と、上述の突
出した方の電極膜と電極板間に介在し、加圧下に
おいて突出した電極膜の頂面端部を包囲する金属
箔とを有する点にある。

本発明では、上述した金属箔が加圧下で上述の
突出した電極膜の頂面に圧接され電極膜と電極板
間を電気的に接続する。それと同時に電極膜頂面
端部のすぐ外側では加圧のため金属箔がカソード
電極の形状にくぼむように変形し、電極膜の側端
で加圧方向と鋭角をもつて交わる。これは、電極
膜が加圧により変形し薄くなると、下地である硬
い半導体基体の影響で見掛け上の硬さが増加し、
金属箔の硬さを越えると、その後は金属箔が加圧
力で変形するようになるためである。この金属箔
の変形は電極膜頂面の全周にわたり、電極膜の加
圧による変形がある程度以上進行するのを阻止す
る。したがつて、電極膜の変形は実用上問題のな
い程度に制限され、電極間の短絡が防止される。

以下、本発明の実施例を図面を用いて説明す
る。第３図は本発明の一実施例ゲートターンオフ
サイリスタの要部断面を示す。第３図において第
１図と同じ部分は第１図におけると同じ符号で示
す。本実施例ではカソード電極膜１１１とカソー
ド電極板２との間にFe−Ni−Co合金からなる箔
４が介在されている。箔４はカソード電極膜１１
１を全て覆う面積を有している。この箔４は
Fe28％、Ni16％、残部Coの合金を900℃で２時
間加熱した後水冷し、圧延して約30μｍの厚さと
した後、歪を除去するために700℃で１時間焼鈍
して得られた。熱膨張係数は4.5×10^-6／℃であ
る。

また、半導体基体の直径は30mmであり、その一
方主表面側に幅約200μｍ、長さ約６mmのｎ型エ
ミツタ層１１が26本ずつ２列にわたつて形成され
ている。カソード電極膜１１１およびゲート電極
膜１２１はAlからなり、厚さは約10μｍである。
カソード電極板はＷからなり、200Kg／cm²で金属
箔４を介しカソード電極膜に圧接されている。ま
た、カソード電極膜１１１とゲート電極膜１２１
のそれぞれの頂面の段差は約20μｍである。

このような半導体装置に30℃と120℃間のヒー
トサイクルを10000回施した。その結果、カソー
ド電極膜１１１は第４図に示すようにわずかに変
形はしているものの、金属箔４によつてその変形
が阻止されていることが明らかとなつた。一方、
第１図に示す従来例に同様のヒートサイクル試験
を施したところ、カソード電極膜は著しくつぶれ
ており、一部のカソード電極膜は第２図に示すよ
うにゲート電極膜と接触していた。このように、
本実施例によれば圧接型構造の半導体装置におけ
る電極膜のつぶれを防止することに効果がある。

本実施例と同等の効果は金属箔としてFe−Ni
合金を用いた場合でも達成される。一例を示せ
ば、Fe35％、Ni65％の合金に上述のFe−Ni−Co
合金の場合と同様の処理を施して得られた厚さ約
30μｍの箔を用いた場合でもFe−Ni−Co合金箔
と同等の成績が得られた。

なお、上述の実施例において、半導体装置使用
時にカソード電極膜と接している部分以外の金属
箔がたれ下り、ゲート電極膜と接触する問題は全
然生じなかつた。これは、金属箔として比較的硬
度の大きい金属を用いたため、またカソード電極
膜と接している部分以外では金属箔に何らの加圧
力が加わらないためと考えられる。

上述の実施例のように、金属箔としてFe−Ni
−CoまたはFe−Ni合金等組成、処理法によつて
その熱膨張係数を変化し得るものを用いるときは
その熱膨張係数を半導体およびカソード電極板の
それにできるだけ近づけることがこれらの間での
ステイツキング現象を防止する上で好ましい。ま
た、これらの合金は容易に100μｍ以下の箔に形
成できかつ安価なので好ましい。なお、Fe−Ni
−Co合金の場合、Niが27.5〜31wt％、Coが15〜
20wt％の範囲からずれると、またFe−Ni合金の
場合、Niが30〜42wt％の範囲からずれると熱膨
張係数が大きくなり、カソード電極板との間でス
テイツキング現象を起こし易くなるので好ましく
ない。

また、金属箔としてAl、Ag等を用いることも
検討したが、Alは高温（約80℃以上）で著しく
軟化してゲート電極板と接触する危険があり、
Agは熱膨張係数がカソード電極板より著しく大
きいのでカソード電極板との間でステイツキング
現象を生じ好しくないことが明らかとなつた。

以上、本発明をゲートターンオフサイリスタの
実施例について説明したが、本発明はこれに限ら
れず広く適用できるものである。

まず半導体装置としてはトランジスタ、高周波
サイリスタ、電界効果型サイリスタ等にも応用で
きるし、それらの半導体基体内部の構造によらず
適用できる。例えば第５図に示すように、半導体
基体としては段差がなく、電極膜の方に段差があ
るものであつてもよい。また、加圧下のヒートサ
イクルによる電極膜のつぶれは電極膜としてAl
以外の金属、例えばAl−Cu合金、Cr、Ti、Ni、
Mo等を用いた場合でも、またこれらの金属を適
宜積層させた場合でも、程度の差はあれ、生ずる
ものである。したがつて、本発明は電極膜の種類
によらず有効である。

金属箔としては、加圧によつて突出した電極膜
の頂面端部を包囲するものであればその厚さは問
わない。すなわち、加圧時に加圧力の方向と金属
箔とが上述の突出した電極膜（例えば第３図のカ
ソード電極膜１１１）の頂面端部において鋭角で
交わるような条件が大切なのであり、この条件を
満たす限り、金属箔の厚さあるいは突出した電極
膜の形状（断面、平面とも）には無関係なのであ
る。

金属箔の硬度は、突出した電極膜の硬度よりも
高いことが本発明の効果を強調する上で望まし
い。

また、金属箔は上述の要求を満たす限り複数枚
を重ねて用いてもよい。あるいは、当接すべき電
極膜群の全てを一枚の箔で覆わずに、複数枚に分
割した箔を用いることもできる。

以上の諸点を考慮すれば、本発明に適用される
金属箔の材料としては実施例のものに限られず広
い範囲から選択することが可能である。

また、電極板（第３図に符号２で示される）と
しては通常この種半導体装置に用いられる全ての
ものが使用可能であることは言うまでもない。

以上詳細に説明したように、本発明によれば、
圧接型構造の半導体装置において、電極間の短絡
を防止することに効果がある。

【図面の簡単な説明】

第１図は本発明の一従来例ゲートターンオフサ
イリスタの平面図ａおよびその−′断面要図
ｂ、第２図は第１図ｂに示す従来例に加圧下ヒー
トサイクル試験を施した後の要部断面図、第３図
は本発明の一実施例ゲートターンオフサイリスタ
の断面図、第４図は第３図の要部拡大断面図、第
５図は本発明の他の実施例を示す図である。 １……半導体基体、２……カソード電極板、３
……アノード電極板、４……金属箔。

Claims (1)

1. 【特許請求の範囲】 １ 一対の主表面間に所定のpn接合を有する半
   導体基体と、半導体基体の一方の主表面上に形成
   された複数の第１の電極膜と、半導体基体の一方
   の主表面上に第１の電極膜と絶縁されかつ第１の
   電極膜の頂面よりも低く形成された第２の電極膜
   と、複数の上記第１の電極膜上に跨がつて配置さ
   れ上記第１の電極膜より高硬度を有し、上記半導
   体基体と略等しい熱膨張係数を有する100μｍ以
   下の厚さを持つ金属箔と、上記金属箔上に載置さ
   れ金属箔を介して上記第１の電極膜に加圧接触さ
   れる電極板とを有し、加圧下において、上記第１
   の電極膜は加圧力で変形し、厚さを減じて見掛け
   上の硬さが上記金属箔の硬さ以上となり、上記金
   属箔は上記第１の電極膜の頂面端部外側で該加圧
   力の方向と鋭角をもつて交わるように僅かに湾曲
   していることを特徴とする半導体装置。 ２ 特許請求の範囲第１項において、上記金属箔
   はFe−Ni−Co、又はFe−Ni合金からなることを
   特徴とする半導体装置。