JPS6329821B2 - - Google Patents
Info
- Publication number
- JPS6329821B2 JPS6329821B2 JP55101115A JP10111580A JPS6329821B2 JP S6329821 B2 JPS6329821 B2 JP S6329821B2 JP 55101115 A JP55101115 A JP 55101115A JP 10111580 A JP10111580 A JP 10111580A JP S6329821 B2 JPS6329821 B2 JP S6329821B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- layer
- film
- sif
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
Landscapes
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Photovoltaic Devices (AREA)
Description
【発明の詳細な説明】
本発明は、任意の基板上にシリコン薄膜をプラ
ズマ雰囲気下で成膜し半導体素子を製造する過程
において、シリコン薄膜にフツ素および水素を導
入する目的で原料ガスとしてテトラフルオロシラ
ン−シランSiF4−SiH4混合ガスを用いる成膜方
法に関し、特に、本発明は、シリコン薄膜成膜時
のプラズマ放電電力密度を制御することによつて
効率よくシリコン薄膜より成るＰ−Ｉ−Ｎ接合半
導体素子を製造する方法に関する。 通常フツ素および水素を含むアモルフアスシリ
コン膜の製造過程においては、原料としてテトラ
フルオロシラン−水素SiF4−H2混合ガスを使い、
プラズマ雰囲気下でSiF4を分解して任意の基板上
にアモルフアス膜を成膜している（ネイチユア
〔Nature〕276，482（1978）参照）。 SiF4−H2混合ガスを使う成膜法の欠点は、成
膜の条件が非常に厳しく、成膜のために大電力
（陰極側プラズマ放電電力密度にして約1.0W／cm2
以上）および高いガス圧（約1torr）が必要なた
め、プラズマ状態、付着した膜厚およびその特性
に不均一性が生じることであつた。さらには、原
料ガス中に含まれ、あるいは成膜のために使用す
る真空装置中に付着または吸着された微量の元素
例えば酸素、イオウ、リン、ホウ素等の不純物が
生成されたシリコン膜に選択的に取り込まれ、膜
の光電特性およびその再現性が悪くなる。このこ
とは、Ｐ−Ｎ，Ｐ−Ｉ−Ｎおよびシヨツトキー障
壁型等の接合素子を製造する場合特に問題となつ
てくる。SiF4−H2混合ガスに例えばホスフイン
PH3を混合しいつたんドーピングを施したＮ型膜
を作成すると、真空装置内がリン元素で汚染さ
れ、その後PH3を混合しないSiF4−H2ガスでＩ
型膜の作成を試みても長期にわたつて膜中にリン
元素が観測され、抵抗の高いアモルフアスＩ型膜
を作成することがきわめて困難である。さらに、
このSiF4−H2ガスを用いて、Ｎ型半導体膜層の
上にＰ型半導体膜層を成長させてＰ−Ｎ接合膜を
製造しようとしても、最初のＮ層中のリン原子が
Ｐ層の成膜中にＰ層に取り込まれ所定のＰ層を作
ることがきわめて困難である。このことはＮ層の
上にＩ層を成長させるときも同様で、Ｎ層中のリ
ン原子が成膜中のＩ層に取り込まれ、所定のＩ層
を作ることが困難である。これらは、SiF4−H2
ガスを用いたときの成膜条件が先に述べたように
非常に厳しく、限られたものであり、不純物の薄
膜への混入を制御し切れないことに起因する。 本発明はこのような欠点を排除しようとするも
ので、SiF4−H2混合ガスの代りにテトラフルオ
ロシラン−シランSiF4−SiH4混合ガスを用いて、
更に成膜時のプラズマ放電電力密度を制御するこ
とにより、フツ素および水素を含むシリコン薄膜
より成るＰ−Ｉ−Ｎ接合半導体素子を効率よく製
造する方法を提供するものである。特に、本発明
の方法によるシリコン薄膜の製造においては、ガ
ス圧（0.01torr以上）および電力密度（0.06W／
cm2以上）と成膜条件が非常に広範囲であるという
ことを特徴としている。このため、比較的小電力
密度（例えば0.06W／cm2程度）では不純物残留効
果のないシリコン薄膜が作成でき、大電力密度
（例えば1.0W／cm2程度）では高電気伝導度のシリ
コン薄膜が生成できるという利点がある。 使用されるSiF4−SiH4混合ガスは、ヘリウム、
ネオン、アルゴン等の希ガスまたは水素で希釈す
ることができる。また、ホウ素、アルミニウム等
の周期律表の第族の元素またはその化合物、あ
るいはリン、ヒ素等の第属の元素またはその化
合物より成るガスをドーパントとして上記の混合
ガスに混入させ、生成されるシリコン薄膜にドー
ピングを施すことができる。 以下図面を参照して本発明によるフツ素および
水素を含むシリコン薄膜より成るＰ−Ｉ−Ｎ接合
半導体素子の製造方法を実施するための装置およ
びその操作の１例を述べる。 第１図において、混合容器１を含めた全装置系
を油回転ポンプ２および油拡散ポンプ３を使つて
10-6torrの真空度まで真空にし、つぎにSiF4ボン
ベ４およびSiH4ボンベ５、また必要に応じてド
ーピングガスボンベ６または７よりガスを混合容
器１に所要の割合で導入し、混合する。混合され
たガスを流量計８を通して真空容器９中に一定流
量で導入する。メインバルブ１０で操作して真空
容器９内の真空度を真空計１１で監視しながら所
要の圧力を維持する。高周波発振器１２で電極
（１３および１３′）間に高周波電圧を印加してグ
ロー放電を行なわせる。基板１５はヒータ１４で
加熱された基台上に載置され、ヒータで所要の温
度に加熱されており、この基板１５上にフツ素お
よび水素を含んだシリコン薄膜が成膜される。 第２図は、本発明によつて製造したシリコン薄
膜中のフツ素および水素の含有量（曲線１６およ
び１７）を混合ガス組成の関数として示すもので
ある。シリコン薄膜中のフツ素および水素の含有
量はEPMA法、XPS法および赤外吸収スペクト
ル法を用いて測定した。第２図は本発明の方法に
よりシリコン薄膜中にフツ素を導入することが可
能なことを証明している。 第３図は、１つの例としてSiF4：SiH4＝１：
１の混合ガスを用い、基板としてガラス板を用
い、基板温度Tsを変えたときにできるシリコン
薄膜のσdark（暗中の電気伝導度）および△
σphoto（強度300μW／cm2、波長6328Åの光を照射
したときの電気伝導度と暗中の電気伝導度の差）
を示す（曲線１８および１９）。第３図は、本発
明の方法により製造したシリコン薄膜の光電特性
が極めて良好であることを証明しており、この膜
が光電変換素子および画像素子の材料として優透
であることを示している。 第４図は、生成されるシリコン薄膜にリンによ
るドーピングを施した実験例を示すものであり、
図中曲線２０は、１例としてSiF4：SiH4＝１：
１の混合ガスを用い、さらにドーパントとして五
フツ化リンPF5を混合し、基板温度300℃、電力
密度0.06W／cm2の条件で成膜したときの混合ガス
中のPF5濃度と生成されたシリコン薄膜のσdark
の関係を示す。さらに、高電気伝導度のシリコン
薄膜を得る目的でSiF4：SH4＝１：１の混合ガス
を水素で27倍希釈し、すなわちSiF4：SiH4：H2
＝１：１：54の混合ガスを用い、ドーパントとし
てPF5をSiF4＋SiH4に対して4000ppm（体積基準）
混合して、基板温度300℃、電力密度1.0W／cm2お
よび1.6W／cm2の条件で成膜したときのシリコン
薄膜のσdarkの値をそれぞれ第４図中の２１，２
２で示す。これらの値は、このように原料ガスを
水素またはHe，Ne，Ar等の希ガスで希釈する
ことにより成膜速度を押えながら高い電力を投入
すれば、きわめて電気伝導度の高いシリコン薄膜
が製造できることを示している。したがつて、こ
の膜は、光電変換素子として応用すると電極との
オーミツク特性がよく、また素子の直列抵抗を下
げる等の利点があり、光電変換素子に用いてきわ
めて有効である。 第５図は、ドーピング操作後の不純物汚染によ
る残留効果の実験例を示すものであり、図中折線
２３は、１例としてSiF4：SiH4＝１：１の混合
ガスを用い、ドーピング操作の後Ｉ型膜の成膜を
試みた結果である。成膜条件は、基板温度300℃、
電力密度0.06W／cm2で、ドーピング操作直後の１
回目の試料膜からＩ型膜が形成されていることが
分る。図中の折線２４は、SiF4：H2＝９：１の
混合ガスを用いたときのドーピング操作後のＩ型
膜の成膜試験結果を示すものである。ドーピング
操作後長期にわたつて不純物の残留効果が現われ
ている。このように、本発明の方法によれば、不
純物の残留効果の全く現われない良好なＩ型膜を
形成することができる。 本発明に従つたＰ−Ｉ−Ｎ接合半導体素子を製
造するには、SiF4−SiH4混合ガスと適当なドー
パントを原料ガスとして用い、ＰおよびＮ層は第
４図に示される実験例の場合のように原料ガスを
希釈して成膜速度を押えながら大電力を投入する
ことにより成膜し、中間のＩ層は小電力の投入に
より成膜できる。 さらに、本発明の追加の種々の実施例を表に
まとめた。 この表に記載される試験（実施例）において、
SiF4−SiH4の混合ガスの混合比、それらと希釈
ガスとの混合比ならびにドーピングガスの混合割
合を変えるとともに、ガス流量（SCCM）、陰極
側電力密度（Ｗ／cm2）、基板温度（℃）、成膜圧力
（Torr）等のパラメータを変え、膜厚（μm）お
よび成膜速度（Å／sec）、σdarkおよび△σPhoto
を測定した。これらの実施例において、No.１〜No.
７は単にSiF4／SiH4混合ガスの混合比を変えた
もの、No.８〜11はSiF4／SiH41：１の混合ガスに
ドーピングガスPF5の割合を種々変えたもの、No.
12，13はSiF4／SiH41：１の混合ガスを水素で希
釈するとともにドーピングガスPF5を加えたも
の、またNo.14〜16は単にSiF4／SiH41：１の混合
ガスのものである。これらのうちNo.12およびNo.13
は、1.0W／cm2および1.6W／cm2の高電力が投入さ
れており、この場合生成される薄膜の暗中電気伝
導度σdarkはそれぞれ3.81×10-3および8.73×
10-3（Ω-1cm-1）と高いことが示されている。この
ように、希釈ガスで希釈しかつドーパンドを混入
し、高電力を投入すれば、電気伝導度の高い薄膜
が得られることが認められよう。その他の実施例
においては、0.06〜0.14W／cm2の低電力が投入さ
れており、そして、この場合には、一般に生成さ
れる薄膜の電気伝導度は低いことが認められよ
う。 以上説明のように、本発明の方法によれば、光
電特性が優れ光電変換素子および画像素子材料と
して適当な薄膜や、高電気伝導度を有し電極との
オーミツク特性のよい光電変換素子として適当な
薄膜を提供でき、また残留効果のないＩ型膜を形
成することができるのでＰ−Ｉ−Ｎ接合半導体素
子を効率的に製造することができるなど、本発明
の効果はすこぶる大きい。 【表】
ズマ雰囲気下で成膜し半導体素子を製造する過程
において、シリコン薄膜にフツ素および水素を導
入する目的で原料ガスとしてテトラフルオロシラ
ン−シランSiF4−SiH4混合ガスを用いる成膜方
法に関し、特に、本発明は、シリコン薄膜成膜時
のプラズマ放電電力密度を制御することによつて
効率よくシリコン薄膜より成るＰ−Ｉ−Ｎ接合半
導体素子を製造する方法に関する。 通常フツ素および水素を含むアモルフアスシリ
コン膜の製造過程においては、原料としてテトラ
フルオロシラン−水素SiF4−H2混合ガスを使い、
プラズマ雰囲気下でSiF4を分解して任意の基板上
にアモルフアス膜を成膜している（ネイチユア
〔Nature〕276，482（1978）参照）。 SiF4−H2混合ガスを使う成膜法の欠点は、成
膜の条件が非常に厳しく、成膜のために大電力
（陰極側プラズマ放電電力密度にして約1.0W／cm2
以上）および高いガス圧（約1torr）が必要なた
め、プラズマ状態、付着した膜厚およびその特性
に不均一性が生じることであつた。さらには、原
料ガス中に含まれ、あるいは成膜のために使用す
る真空装置中に付着または吸着された微量の元素
例えば酸素、イオウ、リン、ホウ素等の不純物が
生成されたシリコン膜に選択的に取り込まれ、膜
の光電特性およびその再現性が悪くなる。このこ
とは、Ｐ−Ｎ，Ｐ−Ｉ−Ｎおよびシヨツトキー障
壁型等の接合素子を製造する場合特に問題となつ
てくる。SiF4−H2混合ガスに例えばホスフイン
PH3を混合しいつたんドーピングを施したＮ型膜
を作成すると、真空装置内がリン元素で汚染さ
れ、その後PH3を混合しないSiF4−H2ガスでＩ
型膜の作成を試みても長期にわたつて膜中にリン
元素が観測され、抵抗の高いアモルフアスＩ型膜
を作成することがきわめて困難である。さらに、
このSiF4−H2ガスを用いて、Ｎ型半導体膜層の
上にＰ型半導体膜層を成長させてＰ−Ｎ接合膜を
製造しようとしても、最初のＮ層中のリン原子が
Ｐ層の成膜中にＰ層に取り込まれ所定のＰ層を作
ることがきわめて困難である。このことはＮ層の
上にＩ層を成長させるときも同様で、Ｎ層中のリ
ン原子が成膜中のＩ層に取り込まれ、所定のＩ層
を作ることが困難である。これらは、SiF4−H2
ガスを用いたときの成膜条件が先に述べたように
非常に厳しく、限られたものであり、不純物の薄
膜への混入を制御し切れないことに起因する。 本発明はこのような欠点を排除しようとするも
ので、SiF4−H2混合ガスの代りにテトラフルオ
ロシラン−シランSiF4−SiH4混合ガスを用いて、
更に成膜時のプラズマ放電電力密度を制御するこ
とにより、フツ素および水素を含むシリコン薄膜
より成るＰ−Ｉ−Ｎ接合半導体素子を効率よく製
造する方法を提供するものである。特に、本発明
の方法によるシリコン薄膜の製造においては、ガ
ス圧（0.01torr以上）および電力密度（0.06W／
cm2以上）と成膜条件が非常に広範囲であるという
ことを特徴としている。このため、比較的小電力
密度（例えば0.06W／cm2程度）では不純物残留効
果のないシリコン薄膜が作成でき、大電力密度
（例えば1.0W／cm2程度）では高電気伝導度のシリ
コン薄膜が生成できるという利点がある。 使用されるSiF4−SiH4混合ガスは、ヘリウム、
ネオン、アルゴン等の希ガスまたは水素で希釈す
ることができる。また、ホウ素、アルミニウム等
の周期律表の第族の元素またはその化合物、あ
るいはリン、ヒ素等の第属の元素またはその化
合物より成るガスをドーパントとして上記の混合
ガスに混入させ、生成されるシリコン薄膜にドー
ピングを施すことができる。 以下図面を参照して本発明によるフツ素および
水素を含むシリコン薄膜より成るＰ−Ｉ−Ｎ接合
半導体素子の製造方法を実施するための装置およ
びその操作の１例を述べる。 第１図において、混合容器１を含めた全装置系
を油回転ポンプ２および油拡散ポンプ３を使つて
10-6torrの真空度まで真空にし、つぎにSiF4ボン
ベ４およびSiH4ボンベ５、また必要に応じてド
ーピングガスボンベ６または７よりガスを混合容
器１に所要の割合で導入し、混合する。混合され
たガスを流量計８を通して真空容器９中に一定流
量で導入する。メインバルブ１０で操作して真空
容器９内の真空度を真空計１１で監視しながら所
要の圧力を維持する。高周波発振器１２で電極
（１３および１３′）間に高周波電圧を印加してグ
ロー放電を行なわせる。基板１５はヒータ１４で
加熱された基台上に載置され、ヒータで所要の温
度に加熱されており、この基板１５上にフツ素お
よび水素を含んだシリコン薄膜が成膜される。 第２図は、本発明によつて製造したシリコン薄
膜中のフツ素および水素の含有量（曲線１６およ
び１７）を混合ガス組成の関数として示すもので
ある。シリコン薄膜中のフツ素および水素の含有
量はEPMA法、XPS法および赤外吸収スペクト
ル法を用いて測定した。第２図は本発明の方法に
よりシリコン薄膜中にフツ素を導入することが可
能なことを証明している。 第３図は、１つの例としてSiF4：SiH4＝１：
１の混合ガスを用い、基板としてガラス板を用
い、基板温度Tsを変えたときにできるシリコン
薄膜のσdark（暗中の電気伝導度）および△
σphoto（強度300μW／cm2、波長6328Åの光を照射
したときの電気伝導度と暗中の電気伝導度の差）
を示す（曲線１８および１９）。第３図は、本発
明の方法により製造したシリコン薄膜の光電特性
が極めて良好であることを証明しており、この膜
が光電変換素子および画像素子の材料として優透
であることを示している。 第４図は、生成されるシリコン薄膜にリンによ
るドーピングを施した実験例を示すものであり、
図中曲線２０は、１例としてSiF4：SiH4＝１：
１の混合ガスを用い、さらにドーパントとして五
フツ化リンPF5を混合し、基板温度300℃、電力
密度0.06W／cm2の条件で成膜したときの混合ガス
中のPF5濃度と生成されたシリコン薄膜のσdark
の関係を示す。さらに、高電気伝導度のシリコン
薄膜を得る目的でSiF4：SH4＝１：１の混合ガス
を水素で27倍希釈し、すなわちSiF4：SiH4：H2
＝１：１：54の混合ガスを用い、ドーパントとし
てPF5をSiF4＋SiH4に対して4000ppm（体積基準）
混合して、基板温度300℃、電力密度1.0W／cm2お
よび1.6W／cm2の条件で成膜したときのシリコン
薄膜のσdarkの値をそれぞれ第４図中の２１，２
２で示す。これらの値は、このように原料ガスを
水素またはHe，Ne，Ar等の希ガスで希釈する
ことにより成膜速度を押えながら高い電力を投入
すれば、きわめて電気伝導度の高いシリコン薄膜
が製造できることを示している。したがつて、こ
の膜は、光電変換素子として応用すると電極との
オーミツク特性がよく、また素子の直列抵抗を下
げる等の利点があり、光電変換素子に用いてきわ
めて有効である。 第５図は、ドーピング操作後の不純物汚染によ
る残留効果の実験例を示すものであり、図中折線
２３は、１例としてSiF4：SiH4＝１：１の混合
ガスを用い、ドーピング操作の後Ｉ型膜の成膜を
試みた結果である。成膜条件は、基板温度300℃、
電力密度0.06W／cm2で、ドーピング操作直後の１
回目の試料膜からＩ型膜が形成されていることが
分る。図中の折線２４は、SiF4：H2＝９：１の
混合ガスを用いたときのドーピング操作後のＩ型
膜の成膜試験結果を示すものである。ドーピング
操作後長期にわたつて不純物の残留効果が現われ
ている。このように、本発明の方法によれば、不
純物の残留効果の全く現われない良好なＩ型膜を
形成することができる。 本発明に従つたＰ−Ｉ−Ｎ接合半導体素子を製
造するには、SiF4−SiH4混合ガスと適当なドー
パントを原料ガスとして用い、ＰおよびＮ層は第
４図に示される実験例の場合のように原料ガスを
希釈して成膜速度を押えながら大電力を投入する
ことにより成膜し、中間のＩ層は小電力の投入に
より成膜できる。 さらに、本発明の追加の種々の実施例を表に
まとめた。 この表に記載される試験（実施例）において、
SiF4−SiH4の混合ガスの混合比、それらと希釈
ガスとの混合比ならびにドーピングガスの混合割
合を変えるとともに、ガス流量（SCCM）、陰極
側電力密度（Ｗ／cm2）、基板温度（℃）、成膜圧力
（Torr）等のパラメータを変え、膜厚（μm）お
よび成膜速度（Å／sec）、σdarkおよび△σPhoto
を測定した。これらの実施例において、No.１〜No.
７は単にSiF4／SiH4混合ガスの混合比を変えた
もの、No.８〜11はSiF4／SiH41：１の混合ガスに
ドーピングガスPF5の割合を種々変えたもの、No.
12，13はSiF4／SiH41：１の混合ガスを水素で希
釈するとともにドーピングガスPF5を加えたも
の、またNo.14〜16は単にSiF4／SiH41：１の混合
ガスのものである。これらのうちNo.12およびNo.13
は、1.0W／cm2および1.6W／cm2の高電力が投入さ
れており、この場合生成される薄膜の暗中電気伝
導度σdarkはそれぞれ3.81×10-3および8.73×
10-3（Ω-1cm-1）と高いことが示されている。この
ように、希釈ガスで希釈しかつドーパンドを混入
し、高電力を投入すれば、電気伝導度の高い薄膜
が得られることが認められよう。その他の実施例
においては、0.06〜0.14W／cm2の低電力が投入さ
れており、そして、この場合には、一般に生成さ
れる薄膜の電気伝導度は低いことが認められよ
う。 以上説明のように、本発明の方法によれば、光
電特性が優れ光電変換素子および画像素子材料と
して適当な薄膜や、高電気伝導度を有し電極との
オーミツク特性のよい光電変換素子として適当な
薄膜を提供でき、また残留効果のないＩ型膜を形
成することができるのでＰ−Ｉ−Ｎ接合半導体素
子を効率的に製造することができるなど、本発明
の効果はすこぶる大きい。 【表】
第１図は本発明によりプラズマ雰囲気下で任意
の基板上にフツ素および水素を含むシリコン薄膜
を成膜するための装置系を示す概略線図、第２図
〜第５図は、本発明の方法で製造したシリコン薄
膜の諸特性を示すグラフである。 １：混合容器、２：油回転式ポンプ、３：油拡
散ポンプ、４〜７：ガスボンベ、８：流量計、
９：真空容器、１０：メインバルブ、１２：高周
波発振器、１３，１３′：電極、１４：ヒータ、
１５：基板。
の基板上にフツ素および水素を含むシリコン薄膜
を成膜するための装置系を示す概略線図、第２図
〜第５図は、本発明の方法で製造したシリコン薄
膜の諸特性を示すグラフである。 １：混合容器、２：油回転式ポンプ、３：油拡
散ポンプ、４〜７：ガスボンベ、８：流量計、
９：真空容器、１０：メインバルブ、１２：高周
波発振器、１３，１３′：電極、１４：ヒータ、
１５：基板。
Claims (1)
- １ プラズマ雰囲気下で基板上にフツ素及び水素
を含むシリコン薄膜を成膜することによりＰ−Ｉ
−Ｎ接合半導体素子を製造する方法において、任
意の割合で混合されたテトラフルオロシラン
（SiF4）−シラン（SiH4）混合ガスと、ホウ素、
アルミニウム等の周期率表の第属元素若しくは
その化合物、又はリン、ヒ素等の第属の元素若
しくはその化合物より成るドーパントガスとを用
い、前記混合ガスを高割合の希ガス又は水素で稀
釈しつつ、1.0W／cm2〜1.6W／cm2の高プラズマ放
電電力密度で電力を投入してＰ層又Ｎ層を形成さ
せ、次いで、前記混合ガスを用い0.6W／cm2〜
0.14W／cm2の低プラズマ放電電力密度で電力を投
入して層を形成させ、その後前記混合ガスを高
割合の希ガス又は水素で希釈しつつ1.0W／cm2〜
1.6W／cm2の高プラズマ放電電力密度で電力を投
入してＮ層又はＰ層を形成させることを特徴とす
るシリコン薄膜より成るＰ−Ｉ−Ｎ接合半導体素
子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10111580A JPS5727015A (en) | 1980-07-25 | 1980-07-25 | Manufacture of silicon thin film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10111580A JPS5727015A (en) | 1980-07-25 | 1980-07-25 | Manufacture of silicon thin film |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12356187A Division JPS63126214A (ja) | 1987-05-20 | 1987-05-20 | シリコン薄膜の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5727015A JPS5727015A (en) | 1982-02-13 |
| JPS6329821B2 true JPS6329821B2 (ja) | 1988-06-15 |
Family
ID=14292068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10111580A Granted JPS5727015A (en) | 1980-07-25 | 1980-07-25 | Manufacture of silicon thin film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5727015A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2551244B1 (fr) * | 1983-08-26 | 1985-10-11 | Thomson Csf | Procede de fabrication d'un substrat pour dispositif a commande electrique et ecran de visualisation elabore a partir d'un tel substrat |
| JPH0750682B2 (ja) * | 1984-04-16 | 1995-05-31 | キヤノン株式会社 | 堆積膜形成方法 |
| JPH0750683B2 (ja) * | 1984-04-16 | 1995-05-31 | キヤノン株式会社 | 堆積膜形成方法 |
| JPS6185818A (ja) * | 1984-10-04 | 1986-05-01 | Canon Inc | 堆積膜形成法 |
| JPS6187320A (ja) * | 1984-10-05 | 1986-05-02 | Canon Inc | 堆積膜形成法 |
| JPS6188520A (ja) * | 1984-10-08 | 1986-05-06 | Canon Inc | 堆積膜形成法 |
| JPS6189624A (ja) * | 1984-10-09 | 1986-05-07 | Canon Inc | 堆積膜形成法 |
| JPH0789539B2 (ja) * | 1985-02-13 | 1995-09-27 | キヤノン株式会社 | 堆積膜形成法 |
| JPH0834181B2 (ja) * | 1985-02-19 | 1996-03-29 | キヤノン株式会社 | 堆積膜形成法 |
| JPS61191020A (ja) * | 1985-02-20 | 1986-08-25 | Canon Inc | 堆積膜形成法 |
| JP2728874B2 (ja) * | 1987-07-06 | 1998-03-18 | 三井東圧化学株式会社 | 半導体装置の製法 |
-
1980
- 1980-07-25 JP JP10111580A patent/JPS5727015A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5727015A (en) | 1982-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0062079B1 (en) | Thin silicon film and process for preparing same | |
| Chittick et al. | The preparation and properties of amorphous silicon | |
| US4683147A (en) | Method of forming deposition film | |
| US4490208A (en) | Method of producing thin films of silicon | |
| JPS61231718A (ja) | ｐｉｎ型光起電力セルの製造方法 | |
| JPS6122622A (ja) | 光起電力パネルの製造方法及び装置 | |
| US4446168A (en) | Method of forming amorphous silicon | |
| US4520380A (en) | Amorphous semiconductors equivalent to crystalline semiconductors | |
| US5151255A (en) | Method for forming window material for solar cells and method for producing amorphous silicon solar cell | |
| US5776819A (en) | Deposition of device quality, low hydrogen content, amorphous silicon films by hot filament technique using "safe" silicon source gas | |
| JP2692091B2 (ja) | 炭化ケイ素半導体膜およびその製造方法 | |
| KR840002468B1 (ko) | 실리콘 함유층의 제조 공정 | |
| US7038238B1 (en) | Semiconductor device having a non-single crystalline semiconductor layer | |
| JPH0381296B2 (ja) | ||
| JPS6057617A (ja) | 半導体装置作製方法 | |
| JPH0376019B2 (ja) | ||
| JPH0436454B2 (ja) | ||
| US4677249A (en) | Photovoltaic device | |
| JPH0376018B2 (ja) | ||
| Cretella et al. | Hydrogenated a‐Si x Ge1− x: A Potential Solar Cell Material | |
| JPS6316616A (ja) | シリコン薄膜およびその製造方法 | |
| JPH0682616B2 (ja) | 堆積膜形成方法 | |
| Martins et al. | Engineering of a-Si: H device stability by suitable design of interfaces | |
| JPH02275620A (ja) | Ｎ型シリコン薄膜 | |
| JPH03219622A (ja) | シリコン薄膜及びその製造方法 |