JPH0376019B2 - - Google Patents
Info
- Publication number
- JPH0376019B2 JPH0376019B2 JP56105704A JP10570481A JPH0376019B2 JP H0376019 B2 JPH0376019 B2 JP H0376019B2 JP 56105704 A JP56105704 A JP 56105704A JP 10570481 A JP10570481 A JP 10570481A JP H0376019 B2 JPH0376019 B2 JP H0376019B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- gas
- impurity
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3442—N-type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3444—P-type
Landscapes
- Photovoltaic Devices (AREA)
- Light Receiving Elements (AREA)
Description
本発明はダイオード、太陽電池、画像形成用光
導電体又は読取装置用光電変換素子等に適用する
ことのできるシリコン薄膜の製造方法に関するも
のである。 従来、シリコン薄膜が所期の目的を達成するた
めにpin接合素子又はPN接合素子として使用され
ている。このようなpin又はpn接合素子は通常グ
ロー放電法によりプラズマ雰囲気下にて例えば不
純物としてＢ（ホウ素）を添加したｐ型シリコン
薄膜を形成し、次いで該ｐ型シリコン薄膜上に活
性層である添加したいｉ型シリコン薄膜及びＰ
（リン）を添加したｎ型シリコン薄膜を、又は前
記ｐ型シリコン薄膜上に直接前記ｎ型シリコン薄
膜を成長させる二つ又は三つの成膜工程によつて
作製されている。別法として最初にｎ層膜を、次
でｉ型層及びｐ層膜を又は前記ｎ層膜上に直接ｐ
層膜を成膜する作製方法も又同じように行なわれ
た。しかしながら、このような成膜方法によつて
作製された素子は、既成長の下層膜上に新しい上
層を成膜する際に下層（既成長）膜の不純物がプ
ラズマ雰囲気下で放出され、上層の膜に混入する
という欠点をもつている。その結果、不純物を含
まない基板上に成長させた膜に比べ不純物を含む
膜上に成長させた膜は、光電気伝導度及び暗電気
伝導度の低下が生じる。このため特に、太陽電池
を目的とするpin接合半導体素子を製造した場合、
基板、ｐ層膜、ｉ層膜、ｎ層膜の順に作製された
素子についていえば、ｉ層膜中にｐ層膜に添加し
た不純物が混入するために、光電気伝導度及び暗
電気伝導度が低下するとともに、良好な接合面が
形成されない。他方、基板、ｎ層膜、ｉ層膜、ｐ
層膜の順に作製された素子についていえば、ｉ層
膜中にｎ層膜に添加した不純物が混入し、フエル
ミレベルの位置を移動させるため、十分な開放電
圧を得ることができない。これらのことは結局、
光のエネルギー変換効率が低下することを意味
し、太陽電池としての性能を低下せしめると同様
他の諸用途に使用した場合にも性能の低下をもた
らすものであつた。 本発明者等は、不純物元素を添加したｐ型シリ
コン薄膜基板又はｎ型シリコン薄膜基板を弗素、
塩素及び水素の群から選択された少なくとも一元
素のガスと、前記シリコン薄膜基板中の不純物と
は別種の不純物から成るガスとの混合ガスのプラ
ズマ放電状態下におくと、該シリコン薄膜基板は
その表面から5000Åまでの深さの不純物量が減少
し、と同時に混合ガス中の別種の不純物がシリコ
ン薄膜基板の表面から任意の深さにわたつてドー
ピングされることを見出した。 更に又、シリコン薄膜基板からの不純物の減少
程度及び減少深さ、並びに該シリコン薄膜基板へ
の新たな別種の不純物のドーピング量及び新たな
不純物のドーピング深さは、１プラズマ放電状態
におかれる混合ガスの組成、２真空容器のプラズ
マ放電時圧力、及び時間、並びに３プラズマ放電
電力密度を調整することによつて種々に変え得る
ことが分つた。 本発明は以上の如き新しい知見に基いてなされ
たものである。即ち、本発明に係るシリコン薄膜
の製造方法は、不純物Ａを含むｐ型又はｎ型シリ
コン薄膜基板を、弗素、塩素及び水素の群から選
択された元素のガスと、シリコン薄膜基板中の不
純物Ａを異なる不純物Ｂを含むガスとからなる混
合ガスのプラズマ放電状態に晒し、シリコン薄膜
基板の不純物Ａの濃度をシリコン薄膜基板の表面
から所望の深さまで減少させ、と同時に不純物Ｂ
をシリコン薄膜基板に表面から任意の深さまでド
ーピングすることを顕著な特徴とする。 また、不純物Ａが除去されることによつて、で
きたダングリングボンドは弗素又は水素と結合す
ると考えられる。 例えば、ボロン原子を不純物として含むｐ型シ
リコン薄膜表面から、リン原子をドーピングする
ことによつてpn型接合素子を本発明により製造
する場合には、このｐ型シリコン薄膜基板を、ホ
スフインPH3を水素で希釈した混合ガス又は五フ
ツ化リンを弗素で希釈した混合ガスのプラズマ放
電状態下にさらす。この操作によつてｐ型シリコ
ン薄膜基板中のボロン原子の量は表面から所望の
深さまで減少される一方、混合ガス中のリン原子
がシリコン薄膜基板の表面から任意の深さまで、
ドーピングされ、成膜工程を必要とせず、pn接
合素子が作製される。又、リン原子を不純物とし
て含むｎ型アモルフアスシリコン薄膜基板から、
ボロン原子をドーピングすることによつてpn接
合素子を本発明により製造する場合には、このｎ
型シリコン薄膜基板を、ジボランB2H6を水素で
希釈した混合ガス又は三フツ化ボロンを弗素で希
釈した混合ガスのプラズマ放電状態下にさらす。
この操作によつてｎ型シリコン薄膜基板中のリン
原子の量は表面から所望の深さまで減少される一
方、混合ガス中のボロン原子がシリコン薄膜の表
面から任意の深さまで、ドーピングされ、成膜工
程を必要とせず、pn接合素子が作製される。 上記いずれの方法においても、混合ガスの組成
即ち混合割合を変えることによつて、シリコン薄
膜基板からの不純物の減少深さ及び他の不純物の
ドーピング深さを制御することができ、それによ
つて所望の性能を持つた種々のpn接合素子を製
造することができ、更にはpin接合素子をも製造
することができる。更に詳しく説明すると、本発
明に係る製造方法において、混合ガスの組成は放
電時圧力及び時間並びに電力密度と共に本発明に
係る製造方法を実施する際の重要なパラメータで
ある。ガス組成について説明すると、（不純物Ｂ
ガス／弗素又は水素ガス）比が小さいときは、弗
素又は水素によりシリコン薄膜基板中の不純物Ａ
が表面から減少される深さに対して、新しい不純
物Ｂがドーピングされる表面からの深さは浅くな
る。このため製造された素子はpin接合素子とな
る。一方、（不純物Ｂガス／弗素又は水素ガス）
比が大きいときは、弗素又は水素により、シリコ
ン薄膜基板中の不純物Ａが表面から減少される深
さと、新しい不純物Ｂがドーピングされる表面か
らの深さが、ほぼ同じとなる。このため製造され
た素子はpn接合素子となる。本発明の実施に際
し好ましい混合ガス組成はB2H6，BF3／H2又は
PH3，PF5／H2で10-5〜10-1であることが分つ
た。又該混合ガスの真空容器内への流量はプラズ
マ状態を安定に保つように設定されることが必要
であり、0.5〜100SCCMにて好効果が得られた。 本発明に係る製造方法を実際する際の重要なパ
ラメータの一つである放電時圧力は1.5×
10-2Torr〜3Torrに制御されるのが好ましい。つ
まり、放電時圧力が1.5×10-2Torr以下であると
真空容器内の流れが拡散流となりシリコン薄膜基
板より放出された不純物が再びシリコン薄膜基板
へと混入する可能性が大となるために、真空容器
内の流れを粘性流とするべく放電時圧力は1.5×
10-2Torr以上であることが必要となる。又上限
としての放電時圧力3Torrは、電極とアースシー
ルドとの放電を防止するためであり、主に、装置
因子によるものである。又放電電力密度は使用さ
れるプラズマガスの性質により変化するが、0.5
〜50W／cm2が適当である。このような条件下にお
ける放電時間は１秒〜５時間の間で種々に変える
ことができる。又、放電電力密度と放電時間との
関係について言えば、一般に放電電力密度は原始
添加不純物元素の減少深さ及び新たな不純物のド
ーピング深さに関与し、放電時間は原始添加不純
物元素の減少量及び新たな不純物のドーピング量
に関与するということができる。 以上の説明で明らかなように、本発明の主たる
目的は、従来の製造方法に比べて少ない成膜工程
にてpn型又はpin型のシリコン薄膜を製造するこ
とである。 本発明の他の目的は、良好な光電気伝導度及び
暗電気伝導度を有し且つ光エネルギ変換効率の向
上した太陽電池、画像形成用光導電体、読取装置
用光電変換素子又はダイオード等の作製に使用す
ることのできるpn型又はpin型シリコン薄膜の製
造方法を提供することである。 本発明に係る製造方法においては、本発明に従
つて成膜工程を施される原始シリコン薄膜基板と
しては、シリコン単結晶半導体、及びシラン
SiH4にドーバントガスを混合したものを原料ガ
スとしプラズマ雰囲気下にて任意の基板上に成膜
された非晶質のシリコン半導体等のｐ型又はｎ型
シリコン薄膜を使用することができるが、更に本
出願人に係る特許出願（特願昭55−143010号）に
記載されるようなシリコン薄膜、即ち、シラン
SiH4またはハロゲン化シランSiH0〜3X4〜1（Ｘ：ハ
ロゲン元素）のいずれか、またはその２種以上の
混合ガスを原料ガスとし、これにドーバントガス
を混合し、成膜速度を十分に制御し結晶、非品質
混合層を生成する目的で、前記混合ガスを、ヘリ
ウム、ネオン、アルゴン等の希ガスまたは水素等
で約１対１より大きい割合で希釈するとともに、
約0.2W／cm2以上のプラズマ放電電力密度の電力
を投入しながら成膜されたシリコン薄膜をも都合
よく適用し得るものである。 次に、本発明に係るシリコン薄膜の製造方法を
実施例に則して説明する。 実施例 １ 第１図において、混合容器１を含めた全装置系
を油回転ポンプ２および油拡散ポンプ３を使つて
約10-6Torrの真空にし、つぎにフツ素ボンベ４
または水素ボンベ５、さらにドーバントガス（シ
ボラン又はホスフイン）ポンベ６または７よりガ
スを混合容器１に所要の割合で導入し、混合す
る。混合されたガスは流量計８を通して真空容器
９中に一定流量で導入される。メインバルブ１０
で操作して真空容器９中の真空度を真空計を１１
で監視しながら所要の圧力に維持する。真空容器
内の流れの状態は、基板膜中の放出された不純物
の再混入を防止するため、粘性流領域に調整され
る。これば、主に真空容器内圧力を1.5×
10-2Torr以上に維持することによつて実現でき
る。高周波発振器あるいは直流電源１２で電極１
３及び１３′間に高周波電圧を印加してグロー放
電を発生させる。基板１５としては、ｎ型又はｐ
型シリコン薄膜基板を使用する。基板薄膜は0.1
〜1μｍの範囲が好ましいが本実施例では0.7μｍと
した。この基板１５はヒーター１４で加熱された
基台上に記載され、ヒーターで所要の温度に加熱
される。以上の方法によりシリコン薄膜基板１５
はpn接合素子又はpin接合素子となる。 第１表に本発明による製造方法の実施例を示
す。使用したｐ型シリコン薄膜基板の成膜条件
は、SiH4：H2＝１：１の混合ガスを用い、ドー
バントとしてジボランB2H6をSiH4に対して２％
（体積基準）混合したものを原料ガスとして、プ
ラズマ放電電力密度0.1W／cm2、成膜圧力５〜
10-2Torr、原料ガス流量15SCCM、成膜時間60
分としたものであり、ｐ型シリコン基板はITO透
明電極上に上記実施例１に記載の成膜条件で製作
されたものである。 第１表の試料No.１およびNo.２の素子は、Ｖ−ｉ
特性から整流性が確認され、このことからpn接
合素子が作製されたことがわかつた。 更に試料No.２についてEMX測定及び加熱ガス
放出試験を行ない、その結果リン原子がｐ型シリ
コン薄膜中に４原子％含有していることが確認さ
れ、本発明の製造方法によりリン原子がドービン
グされていることが証明された。
導電体又は読取装置用光電変換素子等に適用する
ことのできるシリコン薄膜の製造方法に関するも
のである。 従来、シリコン薄膜が所期の目的を達成するた
めにpin接合素子又はPN接合素子として使用され
ている。このようなpin又はpn接合素子は通常グ
ロー放電法によりプラズマ雰囲気下にて例えば不
純物としてＢ（ホウ素）を添加したｐ型シリコン
薄膜を形成し、次いで該ｐ型シリコン薄膜上に活
性層である添加したいｉ型シリコン薄膜及びＰ
（リン）を添加したｎ型シリコン薄膜を、又は前
記ｐ型シリコン薄膜上に直接前記ｎ型シリコン薄
膜を成長させる二つ又は三つの成膜工程によつて
作製されている。別法として最初にｎ層膜を、次
でｉ型層及びｐ層膜を又は前記ｎ層膜上に直接ｐ
層膜を成膜する作製方法も又同じように行なわれ
た。しかしながら、このような成膜方法によつて
作製された素子は、既成長の下層膜上に新しい上
層を成膜する際に下層（既成長）膜の不純物がプ
ラズマ雰囲気下で放出され、上層の膜に混入する
という欠点をもつている。その結果、不純物を含
まない基板上に成長させた膜に比べ不純物を含む
膜上に成長させた膜は、光電気伝導度及び暗電気
伝導度の低下が生じる。このため特に、太陽電池
を目的とするpin接合半導体素子を製造した場合、
基板、ｐ層膜、ｉ層膜、ｎ層膜の順に作製された
素子についていえば、ｉ層膜中にｐ層膜に添加し
た不純物が混入するために、光電気伝導度及び暗
電気伝導度が低下するとともに、良好な接合面が
形成されない。他方、基板、ｎ層膜、ｉ層膜、ｐ
層膜の順に作製された素子についていえば、ｉ層
膜中にｎ層膜に添加した不純物が混入し、フエル
ミレベルの位置を移動させるため、十分な開放電
圧を得ることができない。これらのことは結局、
光のエネルギー変換効率が低下することを意味
し、太陽電池としての性能を低下せしめると同様
他の諸用途に使用した場合にも性能の低下をもた
らすものであつた。 本発明者等は、不純物元素を添加したｐ型シリ
コン薄膜基板又はｎ型シリコン薄膜基板を弗素、
塩素及び水素の群から選択された少なくとも一元
素のガスと、前記シリコン薄膜基板中の不純物と
は別種の不純物から成るガスとの混合ガスのプラ
ズマ放電状態下におくと、該シリコン薄膜基板は
その表面から5000Åまでの深さの不純物量が減少
し、と同時に混合ガス中の別種の不純物がシリコ
ン薄膜基板の表面から任意の深さにわたつてドー
ピングされることを見出した。 更に又、シリコン薄膜基板からの不純物の減少
程度及び減少深さ、並びに該シリコン薄膜基板へ
の新たな別種の不純物のドーピング量及び新たな
不純物のドーピング深さは、１プラズマ放電状態
におかれる混合ガスの組成、２真空容器のプラズ
マ放電時圧力、及び時間、並びに３プラズマ放電
電力密度を調整することによつて種々に変え得る
ことが分つた。 本発明は以上の如き新しい知見に基いてなされ
たものである。即ち、本発明に係るシリコン薄膜
の製造方法は、不純物Ａを含むｐ型又はｎ型シリ
コン薄膜基板を、弗素、塩素及び水素の群から選
択された元素のガスと、シリコン薄膜基板中の不
純物Ａを異なる不純物Ｂを含むガスとからなる混
合ガスのプラズマ放電状態に晒し、シリコン薄膜
基板の不純物Ａの濃度をシリコン薄膜基板の表面
から所望の深さまで減少させ、と同時に不純物Ｂ
をシリコン薄膜基板に表面から任意の深さまでド
ーピングすることを顕著な特徴とする。 また、不純物Ａが除去されることによつて、で
きたダングリングボンドは弗素又は水素と結合す
ると考えられる。 例えば、ボロン原子を不純物として含むｐ型シ
リコン薄膜表面から、リン原子をドーピングする
ことによつてpn型接合素子を本発明により製造
する場合には、このｐ型シリコン薄膜基板を、ホ
スフインPH3を水素で希釈した混合ガス又は五フ
ツ化リンを弗素で希釈した混合ガスのプラズマ放
電状態下にさらす。この操作によつてｐ型シリコ
ン薄膜基板中のボロン原子の量は表面から所望の
深さまで減少される一方、混合ガス中のリン原子
がシリコン薄膜基板の表面から任意の深さまで、
ドーピングされ、成膜工程を必要とせず、pn接
合素子が作製される。又、リン原子を不純物とし
て含むｎ型アモルフアスシリコン薄膜基板から、
ボロン原子をドーピングすることによつてpn接
合素子を本発明により製造する場合には、このｎ
型シリコン薄膜基板を、ジボランB2H6を水素で
希釈した混合ガス又は三フツ化ボロンを弗素で希
釈した混合ガスのプラズマ放電状態下にさらす。
この操作によつてｎ型シリコン薄膜基板中のリン
原子の量は表面から所望の深さまで減少される一
方、混合ガス中のボロン原子がシリコン薄膜の表
面から任意の深さまで、ドーピングされ、成膜工
程を必要とせず、pn接合素子が作製される。 上記いずれの方法においても、混合ガスの組成
即ち混合割合を変えることによつて、シリコン薄
膜基板からの不純物の減少深さ及び他の不純物の
ドーピング深さを制御することができ、それによ
つて所望の性能を持つた種々のpn接合素子を製
造することができ、更にはpin接合素子をも製造
することができる。更に詳しく説明すると、本発
明に係る製造方法において、混合ガスの組成は放
電時圧力及び時間並びに電力密度と共に本発明に
係る製造方法を実施する際の重要なパラメータで
ある。ガス組成について説明すると、（不純物Ｂ
ガス／弗素又は水素ガス）比が小さいときは、弗
素又は水素によりシリコン薄膜基板中の不純物Ａ
が表面から減少される深さに対して、新しい不純
物Ｂがドーピングされる表面からの深さは浅くな
る。このため製造された素子はpin接合素子とな
る。一方、（不純物Ｂガス／弗素又は水素ガス）
比が大きいときは、弗素又は水素により、シリコ
ン薄膜基板中の不純物Ａが表面から減少される深
さと、新しい不純物Ｂがドーピングされる表面か
らの深さが、ほぼ同じとなる。このため製造され
た素子はpn接合素子となる。本発明の実施に際
し好ましい混合ガス組成はB2H6，BF3／H2又は
PH3，PF5／H2で10-5〜10-1であることが分つ
た。又該混合ガスの真空容器内への流量はプラズ
マ状態を安定に保つように設定されることが必要
であり、0.5〜100SCCMにて好効果が得られた。 本発明に係る製造方法を実際する際の重要なパ
ラメータの一つである放電時圧力は1.5×
10-2Torr〜3Torrに制御されるのが好ましい。つ
まり、放電時圧力が1.5×10-2Torr以下であると
真空容器内の流れが拡散流となりシリコン薄膜基
板より放出された不純物が再びシリコン薄膜基板
へと混入する可能性が大となるために、真空容器
内の流れを粘性流とするべく放電時圧力は1.5×
10-2Torr以上であることが必要となる。又上限
としての放電時圧力3Torrは、電極とアースシー
ルドとの放電を防止するためであり、主に、装置
因子によるものである。又放電電力密度は使用さ
れるプラズマガスの性質により変化するが、0.5
〜50W／cm2が適当である。このような条件下にお
ける放電時間は１秒〜５時間の間で種々に変える
ことができる。又、放電電力密度と放電時間との
関係について言えば、一般に放電電力密度は原始
添加不純物元素の減少深さ及び新たな不純物のド
ーピング深さに関与し、放電時間は原始添加不純
物元素の減少量及び新たな不純物のドーピング量
に関与するということができる。 以上の説明で明らかなように、本発明の主たる
目的は、従来の製造方法に比べて少ない成膜工程
にてpn型又はpin型のシリコン薄膜を製造するこ
とである。 本発明の他の目的は、良好な光電気伝導度及び
暗電気伝導度を有し且つ光エネルギ変換効率の向
上した太陽電池、画像形成用光導電体、読取装置
用光電変換素子又はダイオード等の作製に使用す
ることのできるpn型又はpin型シリコン薄膜の製
造方法を提供することである。 本発明に係る製造方法においては、本発明に従
つて成膜工程を施される原始シリコン薄膜基板と
しては、シリコン単結晶半導体、及びシラン
SiH4にドーバントガスを混合したものを原料ガ
スとしプラズマ雰囲気下にて任意の基板上に成膜
された非晶質のシリコン半導体等のｐ型又はｎ型
シリコン薄膜を使用することができるが、更に本
出願人に係る特許出願（特願昭55−143010号）に
記載されるようなシリコン薄膜、即ち、シラン
SiH4またはハロゲン化シランSiH0〜3X4〜1（Ｘ：ハ
ロゲン元素）のいずれか、またはその２種以上の
混合ガスを原料ガスとし、これにドーバントガス
を混合し、成膜速度を十分に制御し結晶、非品質
混合層を生成する目的で、前記混合ガスを、ヘリ
ウム、ネオン、アルゴン等の希ガスまたは水素等
で約１対１より大きい割合で希釈するとともに、
約0.2W／cm2以上のプラズマ放電電力密度の電力
を投入しながら成膜されたシリコン薄膜をも都合
よく適用し得るものである。 次に、本発明に係るシリコン薄膜の製造方法を
実施例に則して説明する。 実施例 １ 第１図において、混合容器１を含めた全装置系
を油回転ポンプ２および油拡散ポンプ３を使つて
約10-6Torrの真空にし、つぎにフツ素ボンベ４
または水素ボンベ５、さらにドーバントガス（シ
ボラン又はホスフイン）ポンベ６または７よりガ
スを混合容器１に所要の割合で導入し、混合す
る。混合されたガスは流量計８を通して真空容器
９中に一定流量で導入される。メインバルブ１０
で操作して真空容器９中の真空度を真空計を１１
で監視しながら所要の圧力に維持する。真空容器
内の流れの状態は、基板膜中の放出された不純物
の再混入を防止するため、粘性流領域に調整され
る。これば、主に真空容器内圧力を1.5×
10-2Torr以上に維持することによつて実現でき
る。高周波発振器あるいは直流電源１２で電極１
３及び１３′間に高周波電圧を印加してグロー放
電を発生させる。基板１５としては、ｎ型又はｐ
型シリコン薄膜基板を使用する。基板薄膜は0.1
〜1μｍの範囲が好ましいが本実施例では0.7μｍと
した。この基板１５はヒーター１４で加熱された
基台上に記載され、ヒーターで所要の温度に加熱
される。以上の方法によりシリコン薄膜基板１５
はpn接合素子又はpin接合素子となる。 第１表に本発明による製造方法の実施例を示
す。使用したｐ型シリコン薄膜基板の成膜条件
は、SiH4：H2＝１：１の混合ガスを用い、ドー
バントとしてジボランB2H6をSiH4に対して２％
（体積基準）混合したものを原料ガスとして、プ
ラズマ放電電力密度0.1W／cm2、成膜圧力５〜
10-2Torr、原料ガス流量15SCCM、成膜時間60
分としたものであり、ｐ型シリコン基板はITO透
明電極上に上記実施例１に記載の成膜条件で製作
されたものである。 第１表の試料No.１およびNo.２の素子は、Ｖ−ｉ
特性から整流性が確認され、このことからpn接
合素子が作製されたことがわかつた。 更に試料No.２についてEMX測定及び加熱ガス
放出試験を行ない、その結果リン原子がｐ型シリ
コン薄膜中に４原子％含有していることが確認さ
れ、本発明の製造方法によりリン原子がドービン
グされていることが証明された。
【表】
第２図は、本発明に従つた製造方法により作製
された薄膜の電気伝導度をプラズマ放電時間の関
数として示すものである。ただし、第２図に示さ
れるシリコン薄膜は、本発明の製造方法によりｐ
型薄膜基板の表面からボロン原子量が減少するこ
とを確認するためにプラズマ中にホスフインガス
を混合していない条件により整造されている。す
なわち、第２図に示される試料の製造方法は、ボ
ロンドーピングｐ型シリコン薄膜を、水素流量
10SCCM、放電時圧力1Torr、電力密度0.8W／
cm2、基板温度300℃、の下で水素プラズマ放電す
ることによるものである。第２図から、放電時間
とともに電気伝導度が減少することがわかる。こ
れは、ｐ型シリコン薄膜表面からの任意の深さま
で、ボロン原子量が減少するためである。 実施例 ２ 実施例１と同様の方法において、ポロンドープ
ｐ型アモルフアスシリコン薄膜基板（厚み5000
Å）をPH3ガスと水素ガスの混合ガスのプラズマ
雰囲気下で処理し、pin接合素子を作製した。該
接合素子はＶ−ｉ特性からpin接合素子であるこ
とが確認された。又、第３図はSIMSの測定結果
を表わすものであるが、この第３図からも、基板
膜中のボロンが表面から3500の深さまで減少して
おり、混合ガス中のリンが新たにドーピングされ
ていることが理解されるであろう。 以上説明のように、本発明の製造方法によれば
ｐ型またはｎ型シリコン薄膜基板の表面から任意
の深さまで不純物量を減少させ、と同時に新たな
不純物をこのシリコン薄膜中にドーピングするこ
とができる。従つて、本発明の製造方法は成膜工
程を従来の方法に比べ減少させて、pn型接合素
子又はpin型接合素子を製造することができ製造
工程を単純化し、シリコン半導体の生産性を増大
せしめると共に、性能の良いダイオード、太陽電
池等を作ることができるといつた効果を有する。
された薄膜の電気伝導度をプラズマ放電時間の関
数として示すものである。ただし、第２図に示さ
れるシリコン薄膜は、本発明の製造方法によりｐ
型薄膜基板の表面からボロン原子量が減少するこ
とを確認するためにプラズマ中にホスフインガス
を混合していない条件により整造されている。す
なわち、第２図に示される試料の製造方法は、ボ
ロンドーピングｐ型シリコン薄膜を、水素流量
10SCCM、放電時圧力1Torr、電力密度0.8W／
cm2、基板温度300℃、の下で水素プラズマ放電す
ることによるものである。第２図から、放電時間
とともに電気伝導度が減少することがわかる。こ
れは、ｐ型シリコン薄膜表面からの任意の深さま
で、ボロン原子量が減少するためである。 実施例 ２ 実施例１と同様の方法において、ポロンドープ
ｐ型アモルフアスシリコン薄膜基板（厚み5000
Å）をPH3ガスと水素ガスの混合ガスのプラズマ
雰囲気下で処理し、pin接合素子を作製した。該
接合素子はＶ−ｉ特性からpin接合素子であるこ
とが確認された。又、第３図はSIMSの測定結果
を表わすものであるが、この第３図からも、基板
膜中のボロンが表面から3500の深さまで減少して
おり、混合ガス中のリンが新たにドーピングされ
ていることが理解されるであろう。 以上説明のように、本発明の製造方法によれば
ｐ型またはｎ型シリコン薄膜基板の表面から任意
の深さまで不純物量を減少させ、と同時に新たな
不純物をこのシリコン薄膜中にドーピングするこ
とができる。従つて、本発明の製造方法は成膜工
程を従来の方法に比べ減少させて、pn型接合素
子又はpin型接合素子を製造することができ製造
工程を単純化し、シリコン半導体の生産性を増大
せしめると共に、性能の良いダイオード、太陽電
池等を作ることができるといつた効果を有する。
第１図は本発明に係るシリコン薄膜製造方法を
実施する装置を示す概略図である。第２図は本発
明に係る製造方法により作製されたシリコン薄膜
の電気伝導度をプラズマ放電時間の関数として示
すグラフである。第３図は本発明に係る製造方法
により作製されたシリコン薄膜のSIMSの測定結
果を示すグラフである。 １：混合容器、４，５，６，７：ガスボンベ、
９：真空容器、１３，１３′：電極、１５：基板。
実施する装置を示す概略図である。第２図は本発
明に係る製造方法により作製されたシリコン薄膜
の電気伝導度をプラズマ放電時間の関数として示
すグラフである。第３図は本発明に係る製造方法
により作製されたシリコン薄膜のSIMSの測定結
果を示すグラフである。 １：混合容器、４，５，６，７：ガスボンベ、
９：真空容器、１３，１３′：電極、１５：基板。
Claims (1)
- 【特許請求の範囲】 １ 一の不純物元素がドープピングされたシリコ
ン薄膜基板を弗素、塩素及び水素の群から選択さ
れた少なくとも一元素のガスと、前記シリコン薄
膜基板中前記原始添加不純物とは別種の不純物元
素を含むガスとから成る混合ガスのプラズマ雰囲
気下に置き、該プラズマ雰囲気の圧力を1.5×
10-2Torr〜3Torrの範囲に設定して反応帯域に粘
性流領域を形成させ、電力密度を0.5W／cm2〜
50W／cm2の範囲に設定し、更に前記混合ガス中一
元素ガスに対する不純物元素ガスの割合を10-5〜
10-1の範囲で変更することにより、前記シリコン
薄膜の表面から最大5000Åの深さにわたつて該シ
リコン薄膜基板中の原始添加不純物量を減少させ
ると同時にプラズマ中の新たな不純物のドーピン
グ深さを制御することを特徴とする、pn型接合
又はpin型接合を有するシリコン薄膜の製造方法。 ２ シリコン薄膜は、単結晶のシリコン半導体で
ある特許請求の範囲第１項記載の製造方法。 ３ シリコン薄膜は、非晶質のシリコン半導体で
ある特許請求の範囲第１項記載の製造方法。 ４ シリコン薄膜は非晶質層中に微結晶粒が混在
しているシリコン半導体である特許請求の範囲第
１項記載の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56105704A JPS589321A (ja) | 1981-07-08 | 1981-07-08 | シリコン薄膜の製造法 |
| US06/394,074 US4490208A (en) | 1981-07-08 | 1982-07-01 | Method of producing thin films of silicon |
| EP82303526A EP0069580B1 (en) | 1981-07-08 | 1982-07-05 | Method of producing thin films of silicon |
| DE8282303526T DE3276280D1 (en) | 1981-07-08 | 1982-07-05 | Method of producing thin films of silicon |
| US06/790,781 US4598304A (en) | 1981-07-08 | 1985-10-23 | Thin film devices of silicon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56105704A JPS589321A (ja) | 1981-07-08 | 1981-07-08 | シリコン薄膜の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS589321A JPS589321A (ja) | 1983-01-19 |
| JPH0376019B2 true JPH0376019B2 (ja) | 1991-12-04 |
Family
ID=14414741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56105704A Granted JPS589321A (ja) | 1981-07-08 | 1981-07-08 | シリコン薄膜の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS589321A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2744680B2 (ja) * | 1990-06-21 | 1998-04-28 | 株式会社富士電機総合研究所 | 薄膜太陽電池の製造方法 |
| JP4852125B2 (ja) * | 2009-06-19 | 2012-01-11 | 株式会社トーモク | 包装箱 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55151374A (en) * | 1979-05-14 | 1980-11-25 | Shunpei Yamazaki | Semiconductor device |
-
1981
- 1981-07-08 JP JP56105704A patent/JPS589321A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS589321A (ja) | 1983-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4598304A (en) | Thin film devices of silicon | |
| US4226898A (en) | Amorphous semiconductors equivalent to crystalline semiconductors produced by a glow discharge process | |
| EP0062079B1 (en) | Thin silicon film and process for preparing same | |
| US4400409A (en) | Method of making p-doped silicon films | |
| CN101582464B (zh) | 在组成上被分级的和在结构上被分级的光伏器件以及制造这种器件的方法 | |
| EP0204907B1 (en) | Microwave system and method of making semi-conductor members and improved semi-conductive members made thereby | |
| US4409605A (en) | Amorphous semiconductors equivalent to crystalline semiconductors | |
| JPH0434314B2 (ja) | ||
| US4520380A (en) | Amorphous semiconductors equivalent to crystalline semiconductors | |
| US4710786A (en) | Wide band gap semiconductor alloy material | |
| US4446168A (en) | Method of forming amorphous silicon | |
| US5151255A (en) | Method for forming window material for solar cells and method for producing amorphous silicon solar cell | |
| JP2692091B2 (ja) | 炭化ケイ素半導体膜およびその製造方法 | |
| US4677738A (en) | Method of making a photovoltaic panel | |
| US4839312A (en) | Fluorinated precursors from which to fabricate amorphous semiconductor material | |
| JPS6329821B2 (ja) | ||
| US4703336A (en) | Photodetection and current control devices | |
| JPH07130661A (ja) | 非晶質酸化シリコン薄膜の生成方法 | |
| JPH0376018B2 (ja) | ||
| JPH04298023A (ja) | 単結晶シリコン薄膜の製造方法 | |
| JPS6316914B2 (ja) | ||
| JPH0329373A (ja) | 非晶質太陽電池 | |
| JPS589321A (ja) | シリコン薄膜の製造法 | |
| JPS6132416A (ja) | 半導体装置の製造方法 | |
| JPH03101274A (ja) | アモルファス太陽電池の製造方法 |