JPS633036B2 - - Google Patents
Info
- Publication number
- JPS633036B2 JPS633036B2 JP61014434A JP1443486A JPS633036B2 JP S633036 B2 JPS633036 B2 JP S633036B2 JP 61014434 A JP61014434 A JP 61014434A JP 1443486 A JP1443486 A JP 1443486A JP S633036 B2 JPS633036 B2 JP S633036B2
- Authority
- JP
- Japan
- Prior art keywords
- gold
- plating
- cobalt
- plated
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
Landscapes
- Electroplating Methods And Accessories (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
- Die Bonding (AREA)
Description
［産業上の利用分野］
本発明は金メツキされた電子部品、詳しくは薄
い金メツキ層でも高品質である電子部品とその製
法に関するものである。 ［従来の技術および問題点］ 金はその優れた物理的性質により、各種の電子
部品に金メツキを施し、広く利用されている。金
はセラミツクにメタライズを施こした電子部品に
用いた場合には、ボンデイング、ろう付、ソルダ
リング等の接続性に良い特性を有しているが、極
めて高価であるためにできるだけメツキ層を薄く
して使用したい。従来よりこのような要望は強か
つたにもかかわらず、実現できなかつた。という
のは薄くすると、下地のNi、Cu、などのメツキ、
またはメタライズ層が緻密質にできないため金メ
ツキ面に拡散したり、Auのピンホールを通して
下地の変質により耐熱変色、シリコンチツプの剥
離、ボンデイング性の劣化、Au／Snシールによ
る蓋付け不良の発生など耐熱性及び接続の性能が
劣つてしまうからである。そこでやむをえず、コ
スト高になるにもかかわらずメツキ層を厚くして
使用していた。 ［問題点を解決するための手段及び作用］ 本発明者らは、かかる現状を鑑み、薄い金メツ
キ層でも性能劣化が起きない電子部品について鋭
意検討した結果、金メツキの下地として特殊な合
金のメツキを施せばよいことを見出し本発明を完
成した。 すなわち本発明の要旨は、金属面上に金メツキ
が施されたICパツケージのシリコンチツプマウ
ント部に、金メツキの下地としてコバルト２〜60
重量％、残部がニツケルの合金のメツキを施し、
この合金のメツキ上に2μ厚以下の金メツキを施
すことを特徴とする金メツキされた電子部品とそ
の製法にある。 以下に本発明を詳細に説明するに、本発明は金
属面上に金メツキを施した電子部品に関するもの
である。適用できる金属面としては特に制限はな
く、通常の電子部品を構成する金属、例えば銅、
鉄、アルミニウム等で良く、これらのみならずセ
ラミツク基板表面をタングステン、モリブデン等
若しくはこれらの混合物を主体とした材料でメタ
ライジングしたものでも良い。金メツキを施した
電子部品としては、ICパツケージのシリコンチ
ツプマウント部を挙げることができ、Auの機能
としては、電子部品のワイヤボンデイング、チツ
プである。 さて本発明はICパツケージのシリコンチツプ
マウント部において、金メツキの下地としてコバ
ルト２〜60重量％、残部がニツケルの合金のメツ
キを施し、この合金のメツキ上に、2μ厚以下の
金メツキを施すことを特徴とする。合金のメツキ
を施す方法にも制限がなく、電気メツキ、無電解
メツキなどの方法により、厚さ0.1〜10μ、好まし
くは、厚さ0.5〜5μ施される。合金中のコバルト
の含有量は２〜60％（重量％、以下同じ）が好ま
しく、７〜40％が特に好ましい。２％よりも少な
いと耐熱性及び接続性がそれ程向上しない。また
55％よりも多くなると、半田付け性が劣るように
なるし、またコバルトはニツケルと比較すると、
かなり高価であるのでコスト面でも有利ではな
い。なお合金のメツキ後、非酸化雰囲気700℃以
上で処理するとメツキ被膜が緻密となり、またメ
ツキ層の下地との密着性が良好となるので更に好
ましい。 なお本発明者らは、合金メツキ液中でのCo／
Ni比を種々変化させた場合の合金メツキ被膜中
に含まれるCo／Ni比を調べたところ、第１図に
示すようにコバルトはニツケルよりも優先的に析
出することが判つた。そこで合金メツキ被膜中の
Ni／Co比を一定に保つためには、Coの補充が必
要でありその補充液としてはNiとCoを溶液中に
含有ししかも合金メツキ液中のNi／Co比よりも
常に小さいNi／Co比であることが必要である。
そのような補充液を添加しつつ合金のメツキを施
せば、品質の一定したメツキ被膜が得られるので
好ましい。またNi、Coは液以外に陽極からも供
給することができる。 以上のようにして合金のメツキを施したならば
公知の方法で金メツキをする。従来の電子部品に
おけるICパツケージのシリコンチツプマウント
部では、用途によつても異なるが通常２〜4μ厚
に金メツキされている。これに対し本発明では下
地としてコバルト２〜60重量％、残部がニツケル
の合金のメツキを施しているので、従来よりも厚
さを１〜2μ薄くしても同一性能が得られる。す
なわちLSI用セラミツクパツケージでは、下地と
してニツケルメツキを施した場合通常３〜4μ厚
に金メツキしていた。これに対し、本発明では
1.5〜2μ厚に金メツキすれば充分である。金メツ
キ層を薄くしても従来品と変わらぬ性能を得るこ
とができるのは、下地層にコバルトを含んでいる
ので、金への下地層からの拡散、例えば金へのニ
ツケルの拡散が大幅に抑制され、金メツキ層の純
粋性が保たれるからではないかと考えられる。 ［発明の効果］ このように特許請求の範囲第１項の発明によれ
ば、ICパツケージのシリコンチツプマウント部
は2μ以下の薄い金メツキ層であるにもかかわら
ず、シリコンチツプをAu／Si共晶合金により確
実に固定することができる。また、金メツキは
2μ以下と薄いために、コストを低く抑えること
ができ、極めて実用的なものである。 また、特許請求の範囲第４項の発明によれば、
ニツケルとコバルトを含有するメツキ液に、メツ
キ溶液中のニツケル／コバルト比より小さい比の
ニツケルとコバルトを含有する補充液を添加して
メツキ処理をしているので、品質の一定したメツ
キ被膜が得られる。 ［実施例］ 以下に本発明を実施例に従い、更に詳細に説明
するが、本発明はその要旨を越えないかぎり以下
の実施例により限定されるものではない。すなわ
ち、金メツキの下地とした合金は、コバルト２〜
60重量％、残部がニツケルとする成分であるが、
その性質を変えない範囲において、Feなどの他
の元素を含有したものも含むものである。 実施例 １ アルミナと樹脂から成形されたグリーンテープ
上にＷを主体とするメタライズを印刷し、各グリ
ーンテープを積層焼結して標準的なサイドブレー
ズ型のLSIセラミツクパツケージを製造した。こ
れにワツト浴をベースに硫酸コバルトを添加して
表に記載の種々のNi／Co比のメツキを2μ厚に施
し金メツキの下地とした。次に市販の金メツキ液
（田中貴金属(株)製商品名『Tempelex401』）によ
り金メツキを1.5μ厚に施し種々の特性をそれぞれ
10回評価した。 （テスト方法） (1) ダイアタツチテスト シリコンチツプをN2ガス中450℃でスクライ
ブしながらボンデイングし、ボンデイング後チ
ツプ周辺の90％以上Au／Si共晶合金で漏れて
いるものを合格とした。 (2) エージングテスト ダイボンドしたサンプルをN2ガス中で300℃
にて放置し、０、15、30、50、75、150、200時
間毎にチツプを500ｇの力で押し、チツプの剥
れがどの時間に発生するか調べた。30時間以上
剥れないものを合格とした。 (3) 高温放置テスト サンプルをi75℃250時間（大気中）放置後、
サビの発生しないものを合格とした。 （結果） 上記(1)〜(3)テストのうち、不合格品の個数及び
発生時間を表に示す。表より明らかなように、ニ
ツケルメツキ中にコバルトを含有すると各テスト
における成績が向上する。 参考例 実施例１においてNi／Co合金中に５％のFeを
含有させて同様にメツキしテストしたところ実施
例１とほぼ同様な結果が得られた。
い金メツキ層でも高品質である電子部品とその製
法に関するものである。 ［従来の技術および問題点］ 金はその優れた物理的性質により、各種の電子
部品に金メツキを施し、広く利用されている。金
はセラミツクにメタライズを施こした電子部品に
用いた場合には、ボンデイング、ろう付、ソルダ
リング等の接続性に良い特性を有しているが、極
めて高価であるためにできるだけメツキ層を薄く
して使用したい。従来よりこのような要望は強か
つたにもかかわらず、実現できなかつた。という
のは薄くすると、下地のNi、Cu、などのメツキ、
またはメタライズ層が緻密質にできないため金メ
ツキ面に拡散したり、Auのピンホールを通して
下地の変質により耐熱変色、シリコンチツプの剥
離、ボンデイング性の劣化、Au／Snシールによ
る蓋付け不良の発生など耐熱性及び接続の性能が
劣つてしまうからである。そこでやむをえず、コ
スト高になるにもかかわらずメツキ層を厚くして
使用していた。 ［問題点を解決するための手段及び作用］ 本発明者らは、かかる現状を鑑み、薄い金メツ
キ層でも性能劣化が起きない電子部品について鋭
意検討した結果、金メツキの下地として特殊な合
金のメツキを施せばよいことを見出し本発明を完
成した。 すなわち本発明の要旨は、金属面上に金メツキ
が施されたICパツケージのシリコンチツプマウ
ント部に、金メツキの下地としてコバルト２〜60
重量％、残部がニツケルの合金のメツキを施し、
この合金のメツキ上に2μ厚以下の金メツキを施
すことを特徴とする金メツキされた電子部品とそ
の製法にある。 以下に本発明を詳細に説明するに、本発明は金
属面上に金メツキを施した電子部品に関するもの
である。適用できる金属面としては特に制限はな
く、通常の電子部品を構成する金属、例えば銅、
鉄、アルミニウム等で良く、これらのみならずセ
ラミツク基板表面をタングステン、モリブデン等
若しくはこれらの混合物を主体とした材料でメタ
ライジングしたものでも良い。金メツキを施した
電子部品としては、ICパツケージのシリコンチ
ツプマウント部を挙げることができ、Auの機能
としては、電子部品のワイヤボンデイング、チツ
プである。 さて本発明はICパツケージのシリコンチツプ
マウント部において、金メツキの下地としてコバ
ルト２〜60重量％、残部がニツケルの合金のメツ
キを施し、この合金のメツキ上に、2μ厚以下の
金メツキを施すことを特徴とする。合金のメツキ
を施す方法にも制限がなく、電気メツキ、無電解
メツキなどの方法により、厚さ0.1〜10μ、好まし
くは、厚さ0.5〜5μ施される。合金中のコバルト
の含有量は２〜60％（重量％、以下同じ）が好ま
しく、７〜40％が特に好ましい。２％よりも少な
いと耐熱性及び接続性がそれ程向上しない。また
55％よりも多くなると、半田付け性が劣るように
なるし、またコバルトはニツケルと比較すると、
かなり高価であるのでコスト面でも有利ではな
い。なお合金のメツキ後、非酸化雰囲気700℃以
上で処理するとメツキ被膜が緻密となり、またメ
ツキ層の下地との密着性が良好となるので更に好
ましい。 なお本発明者らは、合金メツキ液中でのCo／
Ni比を種々変化させた場合の合金メツキ被膜中
に含まれるCo／Ni比を調べたところ、第１図に
示すようにコバルトはニツケルよりも優先的に析
出することが判つた。そこで合金メツキ被膜中の
Ni／Co比を一定に保つためには、Coの補充が必
要でありその補充液としてはNiとCoを溶液中に
含有ししかも合金メツキ液中のNi／Co比よりも
常に小さいNi／Co比であることが必要である。
そのような補充液を添加しつつ合金のメツキを施
せば、品質の一定したメツキ被膜が得られるので
好ましい。またNi、Coは液以外に陽極からも供
給することができる。 以上のようにして合金のメツキを施したならば
公知の方法で金メツキをする。従来の電子部品に
おけるICパツケージのシリコンチツプマウント
部では、用途によつても異なるが通常２〜4μ厚
に金メツキされている。これに対し本発明では下
地としてコバルト２〜60重量％、残部がニツケル
の合金のメツキを施しているので、従来よりも厚
さを１〜2μ薄くしても同一性能が得られる。す
なわちLSI用セラミツクパツケージでは、下地と
してニツケルメツキを施した場合通常３〜4μ厚
に金メツキしていた。これに対し、本発明では
1.5〜2μ厚に金メツキすれば充分である。金メツ
キ層を薄くしても従来品と変わらぬ性能を得るこ
とができるのは、下地層にコバルトを含んでいる
ので、金への下地層からの拡散、例えば金へのニ
ツケルの拡散が大幅に抑制され、金メツキ層の純
粋性が保たれるからではないかと考えられる。 ［発明の効果］ このように特許請求の範囲第１項の発明によれ
ば、ICパツケージのシリコンチツプマウント部
は2μ以下の薄い金メツキ層であるにもかかわら
ず、シリコンチツプをAu／Si共晶合金により確
実に固定することができる。また、金メツキは
2μ以下と薄いために、コストを低く抑えること
ができ、極めて実用的なものである。 また、特許請求の範囲第４項の発明によれば、
ニツケルとコバルトを含有するメツキ液に、メツ
キ溶液中のニツケル／コバルト比より小さい比の
ニツケルとコバルトを含有する補充液を添加して
メツキ処理をしているので、品質の一定したメツ
キ被膜が得られる。 ［実施例］ 以下に本発明を実施例に従い、更に詳細に説明
するが、本発明はその要旨を越えないかぎり以下
の実施例により限定されるものではない。すなわ
ち、金メツキの下地とした合金は、コバルト２〜
60重量％、残部がニツケルとする成分であるが、
その性質を変えない範囲において、Feなどの他
の元素を含有したものも含むものである。 実施例 １ アルミナと樹脂から成形されたグリーンテープ
上にＷを主体とするメタライズを印刷し、各グリ
ーンテープを積層焼結して標準的なサイドブレー
ズ型のLSIセラミツクパツケージを製造した。こ
れにワツト浴をベースに硫酸コバルトを添加して
表に記載の種々のNi／Co比のメツキを2μ厚に施
し金メツキの下地とした。次に市販の金メツキ液
（田中貴金属(株)製商品名『Tempelex401』）によ
り金メツキを1.5μ厚に施し種々の特性をそれぞれ
10回評価した。 （テスト方法） (1) ダイアタツチテスト シリコンチツプをN2ガス中450℃でスクライ
ブしながらボンデイングし、ボンデイング後チ
ツプ周辺の90％以上Au／Si共晶合金で漏れて
いるものを合格とした。 (2) エージングテスト ダイボンドしたサンプルをN2ガス中で300℃
にて放置し、０、15、30、50、75、150、200時
間毎にチツプを500ｇの力で押し、チツプの剥
れがどの時間に発生するか調べた。30時間以上
剥れないものを合格とした。 (3) 高温放置テスト サンプルをi75℃250時間（大気中）放置後、
サビの発生しないものを合格とした。 （結果） 上記(1)〜(3)テストのうち、不合格品の個数及び
発生時間を表に示す。表より明らかなように、ニ
ツケルメツキ中にコバルトを含有すると各テスト
における成績が向上する。 参考例 実施例１においてNi／Co合金中に５％のFeを
含有させて同様にメツキしテストしたところ実施
例１とほぼ同様な結果が得られた。
【表】
第１図は合金メツキ液中でのCo／Ni比を種々
変化させた場合の合金メツキ被膜中に含まれる
Co／Ni比の変化を示すグラフである。
変化させた場合の合金メツキ被膜中に含まれる
Co／Ni比の変化を示すグラフである。
Claims (1)
- 【特許請求の範囲】 １ 金属面上に金メツキが施されたICパツケー
ジのシリコンチツプマウント部に、金メツキの下
地としてコバルト２〜60重量％、残部がニツケル
の合金のメツキを施し、この合金のメツキ上に
2μ厚以下の金メツキを施すことを特徴とする金
メツキされた電子部品。 ２ 金属面が、セラミツク基板表面をメタライジ
ングしたものである特許請求の範囲第１項に記載
の金メツキされた電子部品。 ３ 合金が、コバルト７〜40重量％、残部がニツ
ケルである特許請求の範囲第１項ないし第２項の
いずれかに記載の金メツキされた電子部品。 ４ 金属面上に金メツキが施されたICパツケー
ジのシリコンチツプマウント部を製造するに際
し、ニツケルとコバルトを含有するメツキ液に、
メツキ液中のニツケル／コバルト比より小さい比
のニツケルとコバルトを含有する補充液を添加し
つつ、金属面上にコバルト２〜60重量％、残部が
ニツケルの合金のメツキを金メツキの下地として
施すことを特徴とする金メツキされた電子部品の
製法。 ５ 合金のメツキ後に、700℃以上の非酸化雰囲
気で処理する特許請求の範囲第４項記載の金メツ
キされた電子部品の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61014434A JPS61222143A (ja) | 1986-01-25 | 1986-01-25 | 金メツキされた電子部品とその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61014434A JPS61222143A (ja) | 1986-01-25 | 1986-01-25 | 金メツキされた電子部品とその製法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53108976A Division JPS6013078B2 (ja) | 1978-09-05 | 1978-09-05 | 金メツキされた電子部品及びその製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61222143A JPS61222143A (ja) | 1986-10-02 |
| JPS633036B2 true JPS633036B2 (ja) | 1988-01-21 |
Family
ID=11860911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61014434A Granted JPS61222143A (ja) | 1986-01-25 | 1986-01-25 | 金メツキされた電子部品とその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61222143A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007063633A (ja) * | 2005-08-31 | 2007-03-15 | Kyocera Corp | 電気的接続構造、配線付き絶縁部材およびその製造方法、ならびに電子装置 |
| TW200943330A (en) * | 2008-03-06 | 2009-10-16 | Ceramtec Ag | Metallized coil bodies (inductor) having high q-value |
| CN103887183B (zh) * | 2012-12-21 | 2017-09-12 | 华为技术有限公司 | 金/硅共晶芯片焊接方法及晶体管 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54145476A (en) * | 1978-05-06 | 1979-11-13 | Toshiba Corp | Package for semiconductor |
| JPS6013078B2 (ja) * | 1978-09-05 | 1985-04-04 | 日本特殊陶業株式会社 | 金メツキされた電子部品及びその製法 |
-
1986
- 1986-01-25 JP JP61014434A patent/JPS61222143A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61222143A (ja) | 1986-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6013078B2 (ja) | 金メツキされた電子部品及びその製法 | |
| US6518508B2 (en) | Ag-pre-plated lead frame for semiconductor package | |
| US6444562B1 (en) | Nickel alloy films for reduced intermetallic formation in solder | |
| JPH04115558A (ja) | 半導体装置用リードフレーム | |
| US6519845B1 (en) | Wire bonding to dual metal covered pad surfaces | |
| JPS6243343B2 (ja) | ||
| JPS633036B2 (ja) | ||
| JPH1022434A (ja) | 集積回路用リードフレーム及びその製造方法 | |
| JPH01257356A (ja) | 半導体用リードフレーム | |
| USRE34484E (en) | Gold-plated electronic components | |
| JPS5933851A (ja) | 気密封止半導体容器 | |
| KR0138263B1 (ko) | 금 도금된 전자부품 팩키지의 제조방법 | |
| JP3133180B2 (ja) | 半導体用パッケージ | |
| JPH06163609A (ja) | 半導体用パッケージ | |
| JPS62197375A (ja) | 窒化アルミニウム基板 | |
| JPS628533A (ja) | 金めつきされた電子部品パツケ−ジ | |
| JP3466498B2 (ja) | 配線基板及びその製造方法 | |
| JPS628532A (ja) | 金メツキされた電子部品パツケ−ジ | |
| JP3901086B2 (ja) | パワーモジュール用基板の製造方法並びにパワーモジュール用基板及びパワーモジュール | |
| JPS6353287A (ja) | Ａｇ被覆導体 | |
| JP3206342B2 (ja) | セラミックスｉｃパッケージの製造方法 | |
| JPH08209359A (ja) | Ｉｃパッケージ | |
| JPH06163735A (ja) | 半導体用パッケージ | |
| JPS6341057A (ja) | Ａｇ被覆電子部品用リ−ド材 | |
| JPH1065083A (ja) | 半導体装置用リードフレーム |