JPS63305541A - 半導体パッケ−ジのリ−ド取付方法 - Google Patents
半導体パッケ−ジのリ−ド取付方法Info
- Publication number
- JPS63305541A JPS63305541A JP62141926A JP14192687A JPS63305541A JP S63305541 A JPS63305541 A JP S63305541A JP 62141926 A JP62141926 A JP 62141926A JP 14192687 A JP14192687 A JP 14192687A JP S63305541 A JPS63305541 A JP S63305541A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- section
- package base
- package
- deformation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、取扱性を向上させた半導体パッケージのリー
ド取付方法の改良に関づる。
ド取付方法の改良に関づる。
［従来の技術と発明が解決しようとする問題点］従来の
半導体パッケージにおいては、ピングリットアレイ型パ
ッケージのように、外部リードをパッケージに対して略
直角に突出して設（プたものがある。
半導体パッケージにおいては、ピングリットアレイ型パ
ッケージのように、外部リードをパッケージに対して略
直角に突出して設（プたものがある。
これらの外部リードは、それ自体の強度が低いｌこめ、
半導体パッケージの製造工程内、特にパッケージベース
に外部リードを固設した半製品の状態で次のダイボンデ
ィング工程現場に輸送する際に、外部リードが曲がった
り破Ｋ”Ｊ Ｌ、たりしやすかった。更に、一般的にパ
ッケージベースの製造場所と、それ以陪の組立て場所は
異なってＪ５す、かなりの長距離輸送に耐えるようにす
る必要があっｔこ。
半導体パッケージの製造工程内、特にパッケージベース
に外部リードを固設した半製品の状態で次のダイボンデ
ィング工程現場に輸送する際に、外部リードが曲がった
り破Ｋ”Ｊ Ｌ、たりしやすかった。更に、一般的にパ
ッケージベースの製造場所と、それ以陪の組立て場所は
異なってＪ５す、かなりの長距離輸送に耐えるようにす
る必要があっｔこ。
［発明の目的１ ′
本発明は、上記事情に鑑みてなされたものであり、パッ
ケージベースの輸送中にパッケージベースに対して略直
角に設けた外部リードが変形や破損しないような半導体
パッケージのリード取付方法を提供することを目的とす
る。
ケージベースの輸送中にパッケージベースに対して略直
角に設けた外部リードが変形や破損しないような半導体
パッケージのリード取付方法を提供することを目的とす
る。
［問題点を解決するだめの手段及び名田］本発明は、パ
ッケージベースの裏面に、中央部が連結部によって連結
され、端部にフランジ部をイｉＪるリード部を固設する
第１の工程と、パッケージベースの表面に半導体木子を
固設する第２の工程ど、半導体素子を封止する第３の工
程と、前記５！ｆ！結部を除去する第４の工程とからな
るリード取イ・１方法ににす、外部リードの変形及び破
扛１を防止したものである。
ッケージベースの裏面に、中央部が連結部によって連結
され、端部にフランジ部をイｉＪるリード部を固設する
第１の工程と、パッケージベースの表面に半導体木子を
固設する第２の工程ど、半導体素子を封止する第３の工
程と、前記５！ｆ！結部を除去する第４の工程とからな
るリード取イ・１方法ににす、外部リードの変形及び破
扛１を防止したものである。
［実施例］
第１図ないし第８図は、本発明の実施例に係り、第１図
は半尋体バツウ゛−ジの断面図、第２図は第１図のΔ−
Ａ′方向側方向側面図同第３図図のＢ−８＝方向Ｗ而面
、第４図はパッケージベースの断面図、第５図はリード
部の”Ｅ ｌｌｉｌ図、第６図は第１の１程の説明図、
第７図は第２の工程の説明図、第８図は第３及び第４の
工程の説明図である。
は半尋体バツウ゛−ジの断面図、第２図は第１図のΔ−
Ａ′方向側方向側面図同第３図図のＢ−８＝方向Ｗ而面
、第４図はパッケージベースの断面図、第５図はリード
部の”Ｅ ｌｌｉｌ図、第６図は第１の１程の説明図、
第７図は第２の工程の説明図、第８図は第３及び第４の
工程の説明図である。
第１図において、半導体パッケージ１の半匈７体素子２
は、セラミック等で形成された根状のパッケージベース
３の正面中央部に設けられた四部４内に固定されている
。
は、セラミック等で形成された根状のパッケージベース
３の正面中央部に設けられた四部４内に固定されている
。
前記四部４の内側面５には、段部６が形成されてＪ３す
、階段状になっている。
、階段状になっている。
前記段部６には、図示しないパッケージ側ポンディング
パッドが設けられており、図示しない半導体素子側ポン
ディングパッドとボンディングワイ１７７で接続されて
いる。
パッドが設けられており、図示しない半導体素子側ポン
ディングパッドとボンディングワイ１７７で接続されて
いる。
１）イ１記パッケージベース３の正面は、板状に成形さ
れた絶縁性の封止部材１０で封止されている。
れた絶縁性の封止部材１０で封止されている。
前記図示しないパッケージ側ポンディングパッドは、パ
ッケージベース３の裏面に設【ノられた図示しないフラ
ットランドに内部配線にＪ、って導通されでいる。
ッケージベース３の裏面に設【ノられた図示しないフラ
ットランドに内部配線にＪ、って導通されでいる。
リード部８は、一体として形成されており、−ｙＪの端
部にフランジ部９を有する複数のリード部ｖＵ１１を対
として、それぞれ対向するリード部材１１の他方の端部
を連結部１２で連結し、更に隣接する連結部１２の中央
部を中央連結部１４で連結するようになっている。
部にフランジ部９を有する複数のリード部ｖＵ１１を対
として、それぞれ対向するリード部材１１の他方の端部
を連結部１２で連結し、更に隣接する連結部１２の中央
部を中央連結部１４で連結するようになっている。
前記図示しないフラットランド上には、前記フランジ部
９がロー付けによって固定されている。
９がロー付けによって固定されている。
半導体バッケー・ジのリード取付方法を、図面を参照し
て説明する。
て説明する。
第４図のように、例えばセラミック等で板状のパッケー
ジベース３の中央部には、四部４が形成され、該凹部４
の内側面５には、段部６が設けられている。
ジベース３の中央部には、四部４が形成され、該凹部４
の内側面５には、段部６が設けられている。
リード部８は、第５図のように、例えば厚さ０゜１ｒｎ
ｍ、幅０．１８ｍｍのコバール板で長方形に成形された
６個のリード部材１１の長辺側の中央部を中央連結部１
４で連結したようになっでＪ３す、エツチングによって
成形される。
ｍ、幅０．１８ｍｍのコバール板で長方形に成形された
６個のリード部材１１の長辺側の中央部を中央連結部１
４で連結したようになっでＪ３す、エツチングによって
成形される。
第５図のように成形された後、プレス成形によてリード
部材１１の中央連結部１４近傍両側を直角に曲げ、更に
リード部８先喘部を直角に曲げ、フランジ部９を形成す
る。
部材１１の中央連結部１４近傍両側を直角に曲げ、更に
リード部８先喘部を直角に曲げ、フランジ部９を形成す
る。
このようにリード部８【よ、一部材て゛形成されるので
製作が容易であり、安価Ｃある。
製作が容易であり、安価Ｃある。
第１の工程として第６図のように、パッケージベース３
の裏面に設置ノられた図示しないフラットランドにリー
ド部８のフランジ部９を［ｊ−付けする。このロー付け
は、フラットランドに各々リード部８を設けるのと違い
、−磨に行えるので工程が簡ｊｔＩであり、安価になる
。
の裏面に設置ノられた図示しないフラットランドにリー
ド部８のフランジ部９を［ｊ−付けする。このロー付け
は、フラットランドに各々リード部８を設けるのと違い
、−磨に行えるので工程が簡ｊｔＩであり、安価になる
。
また、リード部８が連結部１２及び中央連結部１４によ
って連結され、一体形とｔ【っているので強度が高く、
次の工程へ輸送中に変形や破旧することを防止すること
かできる。
って連結され、一体形とｔ【っているので強度が高く、
次の工程へ輸送中に変形や破旧することを防止すること
かできる。
第２の二Ｆ程として第７図のように、パッケージベース
３中央部の凹部４内に半導体素子２をダイボンディング
し、図示しない半導体素子側ポンディングパッドと図示
しないパッケージベース側ボンｆイングバツドとを、ボ
ンディングワイｉ７７で接続する。
３中央部の凹部４内に半導体素子２をダイボンディング
し、図示しない半導体素子側ポンディングパッドと図示
しないパッケージベース側ボンｆイングバツドとを、ボ
ンディングワイｉ７７で接続する。
ここで、半導体素子２の各電極は、パッケージベース３
に設けられた内部配線を介してリード部８と接続される
。
に設けられた内部配線を介してリード部８と接続される
。
第３の工程として第８図のように、パッケージベース３
の正面に板状に成形された絶縁性の封止部材１０を巾ね
で設は固定する。
の正面に板状に成形された絶縁性の封止部材１０を巾ね
で設は固定する。
なお、板状の封止部材１０に代えて゛１′、七ン休素子
２の固定された凹部４内を絶縁性樹脂等により充填する
ようにしてもよい。
２の固定された凹部４内を絶縁性樹脂等により充填する
ようにしてもよい。
第４の工程として、各リード部０１１を連結している連
結部材１２をリード部材１１の中央に位置する切断部１
３から例えばニッパ、レーザカッタ等により切断し、第
８図に示すＪ、うな形状と覆る。
結部材１２をリード部材１１の中央に位置する切断部１
３から例えばニッパ、レーザカッタ等により切断し、第
８図に示すＪ、うな形状と覆る。
このＪ：うに、最終工程でリード部の連結部を切離すこ
とによりリード部の破旧及び変形を防止できるようにな
っている。
とによりリード部の破旧及び変形を防止できるようにな
っている。
［発明の効果１
以−ト説明したにうに本発明によれば、各リード部材を
連結部で連結したので、パッケージベースの輸送中にパ
ッケージベースに対して略直角に設けたリード部材が変
形や破１（４することを防止Ｃきるという効果がある。
連結部で連結したので、パッケージベースの輸送中にパ
ッケージベースに対して略直角に設けたリード部材が変
形や破１（４することを防止Ｃきるという効果がある。
更に、各リード部材を連結部で連結し、一体としてパッ
ケージベースに固設づるリード取付ｙＪ法としたので、
製造工程を簡略化でき、製造〕スｈ第１図ないし第８図
は、本発明の実施例に係り、第１図は半導体パッケージ
の断面図、第２図は第１図のＡ−Ａ′方向側面図、第３
図は第１図のＢ＝Ｂ一方向正面図、第４図はパッケージ
ベースの断面図、第５図はリード部の展開図、第６図は
第１の工程の説明図、第７図はｆｆ１２の工程の説明図
、第８図は第３及び第４１７）工程の説明図である。
ケージベースに固設づるリード取付ｙＪ法としたので、
製造工程を簡略化でき、製造〕スｈ第１図ないし第８図
は、本発明の実施例に係り、第１図は半導体パッケージ
の断面図、第２図は第１図のＡ−Ａ′方向側面図、第３
図は第１図のＢ＝Ｂ一方向正面図、第４図はパッケージ
ベースの断面図、第５図はリード部の展開図、第６図は
第１の工程の説明図、第７図はｆｆ１２の工程の説明図
、第８図は第３及び第４１７）工程の説明図である。
１・・・Ｆ＋’力体パッケージ
２・・・半導体素子
３・・・パッケージベース
８・・・す＝ド部
９・・・フランジ部
１０・・・１４上部材
１１・・・リード部材
１２・・・連結部
１３・・・１．；ＩＪＩ！ｌｉ部
１４・・・中央連結部
第１図
第２図
第３図
第４図
第５図
？
第６図
Claims (1)
- パッケージベースの裏面に、中央部が連結部によつて連
結され、端部にフランジ部を有するリード部を固設する
第１の工程と、パツケージベースの表面に半導体素子を
固設する第２の工程と、半導体素子を封止する第３の工
程と、前記連結部を除去する第４の工程とからなること
を特徴とする半導体パッケージのリード取付方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62141926A JPS63305541A (ja) | 1987-06-05 | 1987-06-05 | 半導体パッケ−ジのリ−ド取付方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62141926A JPS63305541A (ja) | 1987-06-05 | 1987-06-05 | 半導体パッケ−ジのリ−ド取付方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63305541A true JPS63305541A (ja) | 1988-12-13 |
Family
ID=15303367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62141926A Pending JPS63305541A (ja) | 1987-06-05 | 1987-06-05 | 半導体パッケ−ジのリ−ド取付方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63305541A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58176960A (ja) * | 1982-04-09 | 1983-10-17 | Nec Corp | 半導体装置の製造方法 |
-
1987
- 1987-06-05 JP JP62141926A patent/JPS63305541A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58176960A (ja) * | 1982-04-09 | 1983-10-17 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5409866A (en) | Process for manufacturing a semiconductor device affixed to an upper and a lower leadframe | |
| US6410979B2 (en) | Ball-grid-array semiconductor device with protruding terminals | |
| JP4066608B2 (ja) | パッケージ成形体及びその製造方法 | |
| EP0577966A1 (en) | Reduced stress plastic package | |
| JP2001036000A (ja) | チップサイズスタックパッケージ及びメモリモジュールとその製造方法 | |
| JPH0794627A (ja) | 半導体装置 | |
| JPH0691296B2 (ja) | 半導体レ−ザの組立方法 | |
| KR20110102917A (ko) | 반도체 장치 | |
| KR0185790B1 (ko) | 반도체 장치의 제조방법 | |
| JP2002064224A (ja) | 発光ダイオード及びその製造方法 | |
| JPH04290463A (ja) | 分離型ヒートシンク・ボンディングパッドを有する半導体パッケージ | |
| JP2010177272A (ja) | 半導体装置及びその製造方法 | |
| US5925927A (en) | Reinforced thin lead frames and leads | |
| US6300674B1 (en) | Flat package for semiconductor diodes | |
| JPH1093132A (ja) | 光結合装置 | |
| US7332804B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR20000035276A (ko) | 비지에이형 반도체 디바이스 패키지 및 그 제조방법 | |
| EP4191689B1 (en) | Semiconductor light emitting device | |
| JPH0228966A (ja) | 半導体装置 | |
| JPS5930538Y2 (ja) | 半導体装置 | |
| JPH0233961A (ja) | リードフレーム | |
| JPH1187781A (ja) | 発光モジュールおよび発光モジュールの製造方法 | |
| JP4810923B2 (ja) | 半導体デバイスおよびその製造方法 | |
| JPH0756890B2 (ja) | 半導体装置の製造方法 | |
| JPH0366150A (ja) | 半導体集積回路装置 |