JPS63306596A - ジヨセフソン記憶素子 - Google Patents
ジヨセフソン記憶素子Info
- Publication number
- JPS63306596A JPS63306596A JP62142245A JP14224587A JPS63306596A JP S63306596 A JPS63306596 A JP S63306596A JP 62142245 A JP62142245 A JP 62142245A JP 14224587 A JP14224587 A JP 14224587A JP S63306596 A JPS63306596 A JP S63306596A
- Authority
- JP
- Japan
- Prior art keywords
- josephson
- closed loop
- memory element
- terminal
- josephson junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ジョセフソン接合素子で構成された記憶素
子、４１に、電流注入型ジョセフソン記憶素子に関する
ものである。
子、４１に、電流注入型ジョセフソン記憶素子に関する
ものである。
第１図は従来のジョセフソン記憶素子を示す回路図であ
る。このジョセフソン記憶素子では、２個のジョセフソ
ン接合素子Ｊ人とＪＢを結合して閉ループを形成する。
る。このジョセフソン記憶素子では、２個のジョセフソ
ン接合素子Ｊ人とＪＢを結合して閉ループを形成する。
この閉ループの対称となる２点にゲート端子Ｇおよびア
ース端子Ｅを設け、ゲート端子Ｇからジョセフソン記憶
素子に電流！を合素子ＪＡに対応する端子ＷＫ臨界磁界
以上の磁界を発生する電流１ｃを流してジョセフソン接
合素子ＪＡを電圧状態にすると、ジョセフソン接合素子
ＪＡの超伝導状態が破れた状態になるので電流Ｉ＃は全
てジョセフソン接合素子Ｊｎに流れる。
ース端子Ｅを設け、ゲート端子Ｇからジョセフソン記憶
素子に電流！を合素子ＪＡに対応する端子ＷＫ臨界磁界
以上の磁界を発生する電流１ｃを流してジョセフソン接
合素子ＪＡを電圧状態にすると、ジョセフソン接合素子
ＪＡの超伝導状態が破れた状態になるので電流Ｉ＃は全
てジョセフソン接合素子Ｊｎに流れる。
次に、Ｉ！流ＩＣを切ってジョセフソン接合素子ＪＡを
超伝導状態に戻すと、外部−流Ｉｔが切られて２つの状
態で記憶素子が形成される。
超伝導状態に戻すと、外部−流Ｉｔが切られて２つの状
態で記憶素子が形成される。
従来のジョセフソン記憶素子ではジョセフソン接合素子
を電圧状態にするＯＫ磁界を用いていたので、ジョセフ
ソン接合素子ＪＡとＪＢの距離が接近すると、両方のジ
ョセフソン接合素子を電圧状態にするため、記憶素子の
誤動作をまねき、またレイアウトに著しい制約があるな
どの問題点があった。
を電圧状態にするＯＫ磁界を用いていたので、ジョセフ
ソン接合素子ＪＡとＪＢの距離が接近すると、両方のジ
ョセフソン接合素子を電圧状態にするため、記憶素子の
誤動作をまねき、またレイアウトに著しい制約があるな
どの問題点があった。
この発明は、上述したような従来のジョセフソン記憶素
子の問題点を解決するためになされたもので、微細化に
適し、安定で動作速度の速いジョセフソン記憶素子を得
ることを目的としている。
子の問題点を解決するためになされたもので、微細化に
適し、安定で動作速度の速いジョセフソン記憶素子を得
ることを目的としている。
この発明に係るジョセフソン記憶素子は、少なくとも４
個のジョセフソン接合素子を結合して閉ループを形成し
、この閉ループの対称となる２点にゲート端子およびア
ース端子を設け、かつ上記閉ループの残りの対称となる
２点に電流注入端子を設けたものである。
個のジョセフソン接合素子を結合して閉ループを形成し
、この閉ループの対称となる２点にゲート端子およびア
ース端子を設け、かつ上記閉ループの残りの対称となる
２点に電流注入端子を設けたものである。
素子を電圧状態にする。
以下、この発明の一実施例を添付図面について説明する
。第２図はこの発明に係るジョセフソン記憶素子の一実
施例を示す回路図であり、この発明では４個のジョセフ
ソン接合素子Ｊｌ、Ｊ４を結Ｊｓの接続点、Ｊ２と５４
の接続点にそれぞれゲート端子Ｇ、アース端子Ｅを設け
ると共に、閉ルーそれぞれｔａ注入端子Ｗ、Ｗを設ける
。更に、各電流注入端子ｗ、ｖ／とアース端子Ｅの間に
それぞれ抵抗Ｒ１，Ｒ１を挿入する。
。第２図はこの発明に係るジョセフソン記憶素子の一実
施例を示す回路図であり、この発明では４個のジョセフ
ソン接合素子Ｊｌ、Ｊ４を結Ｊｓの接続点、Ｊ２と５４
の接続点にそれぞれゲート端子Ｇ、アース端子Ｅを設け
ると共に、閉ルーそれぞれｔａ注入端子Ｗ、Ｗを設ける
。更に、各電流注入端子ｗ、ｖ／とアース端子Ｅの間に
それぞれ抵抗Ｒ１，Ｒ１を挿入する。
第１図（ａ） Ｋ示すように、ゲート端子Ｇからジョセ
フソン記憶素子に各ジョセフソン接合素子Ｏ臨界ｍ流値
以下の電ｉＩｐ和巻会→を流すと、両方の分岐のインダ
クタンス比が等しい場合、閉ループの２つの分枝に等し
い電流Ｉ＃／２が流れる。つまり、閉ループを貫く全磁
束はゼ四である。
フソン記憶素子に各ジョセフソン接合素子Ｏ臨界ｍ流値
以下の電ｉＩｐ和巻会→を流すと、両方の分岐のインダ
クタンス比が等しい場合、閉ループの２つの分枝に等し
い電流Ｉ＃／２が流れる。つまり、閉ループを貫く全磁
束はゼ四である。
次に第１図（ｂ） ＩＣ示すように、１流注入端子Ｗか
らジョセフソン接合素子Ｊｔ 、Ｊｔの臨界電流値より
も大きいｌｌｆｉｌｗをジョセフソン記憶素子に注入す
ると、閉ループ内の各ジョセフソン接合素子５１〜Ｊ４
の量子干渉効果によってジョセフソン接合素子Ｊ！に流
れる電流が増加してこのジョセフソン接合素子Ｊ２を電
圧状態へ遷移させる。次に、電流Ｉｗはまだ超伝導状態
にあるジョセフソン接合素子Ｊｓ、Ｊａヘジョセ７ンン
接合素子Ｊ７を通じて流れようとするので、このジョセ
フソン接合素子Ｊ１が電圧状態に遷移する。ここで、ジ
ョセフソン接合素子Ｊ１とＪ２のギャップ電圧は逆方向
なので、アース端子Ｅ、ゲート端子０間に電位差は生じ
ない。ジョセフソン接合素子Ｊ２の常伝導抵抗により、
抵抗Ｒ１の抵抗値が充分に小さいとすると、電流Ｉｗは
抵抗Ｒ１へ流れる。また、電流！ｔはジョセフソン接合
素子ＪＳ、Ｊ４ を流れ、磁束が閉ループを貫くことに
なる。
らジョセフソン接合素子Ｊｔ 、Ｊｔの臨界電流値より
も大きいｌｌｆｉｌｗをジョセフソン記憶素子に注入す
ると、閉ループ内の各ジョセフソン接合素子５１〜Ｊ４
の量子干渉効果によってジョセフソン接合素子Ｊ！に流
れる電流が増加してこのジョセフソン接合素子Ｊ２を電
圧状態へ遷移させる。次に、電流Ｉｗはまだ超伝導状態
にあるジョセフソン接合素子Ｊｓ、Ｊａヘジョセ７ンン
接合素子Ｊ７を通じて流れようとするので、このジョセ
フソン接合素子Ｊ１が電圧状態に遷移する。ここで、ジ
ョセフソン接合素子Ｊ１とＪ２のギャップ電圧は逆方向
なので、アース端子Ｅ、ゲート端子０間に電位差は生じ
ない。ジョセフソン接合素子Ｊ２の常伝導抵抗により、
抵抗Ｒ１の抵抗値が充分に小さいとすると、電流Ｉｗは
抵抗Ｒ１へ流れる。また、電流！ｔはジョセフソン接合
素子ＪＳ、Ｊ４ を流れ、磁束が閉ループを貫くことに
なる。
次に第１図（ｃ）に示すように、Ｗｌ流Ｉｗの注入をや
めると、ジョセフソン接合素子Ｊ２は再び超伝導状態に
なる。これによって、それまで閉ループを買いている磁
束が変化することはない。最後に、ゲート端子Ｇからの
璽、流注入をやめると、ループを貫く磁束は依然として
保持されているので、右廻りの向きに電流工１／２がル
ープ自体を流れ続けなければならない、尚様にして、電
流注入端子免より電流を注入し、以下同じ要領で動作さ
せることにより、左廻りの向きに！！流が流れ続ける。
めると、ジョセフソン接合素子Ｊ２は再び超伝導状態に
なる。これによって、それまで閉ループを買いている磁
束が変化することはない。最後に、ゲート端子Ｇからの
璽、流注入をやめると、ループを貫く磁束は依然として
保持されているので、右廻りの向きに電流工１／２がル
ープ自体を流れ続けなければならない、尚様にして、電
流注入端子免より電流を注入し、以下同じ要領で動作さ
せることにより、左廻りの向きに！！流が流れ続ける。
従って、左廻りと右廻りの２つの状態で記憶素子が形成
される。また、磁束の向きと有無を考慮することにより
、３値の記憶素子が得られる。
される。また、磁束の向きと有無を考慮することにより
、３値の記憶素子が得られる。
たｙし、上記実施例において、ジョセフソン接合素子Ｊ
１．Ｊｓの臨界ｗＬ電流値、Ｉｗ以下に、またジョセフ
ソン接合素子Ｊｓ、Ｊａの臨界電流値はＩｗ−Ｉ７以下
に設定しておく。
１．Ｊｓの臨界ｗＬ電流値、Ｉｗ以下に、またジョセフ
ソン接合素子Ｊｓ、Ｊａの臨界電流値はＩｗ−Ｉ７以下
に設定しておく。
以上、詳述したように、この発明は、少なくとも４個の
ジョセフソン接合素子を結合して閉ループを形成し、こ
の閉ループの対称となる２点にゲート端子およびアース
端子を設け、かつ上記閉ループの残りの対称となる２点
に電流注入端子を設げたので、微細化に適し、安定で動
作速度の速いジョセフソン記憶素子が得られる効果を奏
する。
ジョセフソン接合素子を結合して閉ループを形成し、こ
の閉ループの対称となる２点にゲート端子およびアース
端子を設け、かつ上記閉ループの残りの対称となる２点
に電流注入端子を設げたので、微細化に適し、安定で動
作速度の速いジョセフソン記憶素子が得られる効果を奏
する。
第１図（ａ）〜（Ｃ）はこの発明の一実施例を示す回路
図、第２図は従来のジョセフソン記憶素子を示す回路図
である。 図において、Ｊｓ、Ｊａ、Ｊｓ、Ｊａはジョセフソン接
合素子、Ｇはゲート端子、Ｅはアース端子、Ｗ、曾は電
流注入端子、Ｒ１、Ｒｘは抵抗である。 なお、図中、同一符号は同一、又は相当部分を示す。 第１図（ｂ） 第１図（Ｃ） 第２図 手続補正書 昭和６２年 ７月１６日
図、第２図は従来のジョセフソン記憶素子を示す回路図
である。 図において、Ｊｓ、Ｊａ、Ｊｓ、Ｊａはジョセフソン接
合素子、Ｇはゲート端子、Ｅはアース端子、Ｗ、曾は電
流注入端子、Ｒ１、Ｒｘは抵抗である。 なお、図中、同一符号は同一、又は相当部分を示す。 第１図（ｂ） 第１図（Ｃ） 第２図 手続補正書 昭和６２年 ７月１６日
Claims (3)
- （１）少なくとも４個のジョセフソン接合素子を結合し
て閉ループを形成し、この閉ループの対称となる２点に
ゲート端子およびアース端子を設け、かつ上記閉ループ
の残りの対称となる２点に電流注入端子を設けたことを
特徴とするジョセフソン記憶素子。 - （２）電流注入端子とアース端子の間に抵抗を挿入した
ことを特徴とする特許請求の範囲第１項記載のジョセフ
ソン記憶素子。 - （３）４個のジョセフソン接合素子のうちの２個の臨界
電流値を他の２個のジョセフソン接合素子の臨界電流値
と変えたことを特徴とする特許請求の範囲第１項記載の
ジョセフソン記憶素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62142245A JPS63306596A (ja) | 1987-06-09 | 1987-06-09 | ジヨセフソン記憶素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62142245A JPS63306596A (ja) | 1987-06-09 | 1987-06-09 | ジヨセフソン記憶素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63306596A true JPS63306596A (ja) | 1988-12-14 |
Family
ID=15310818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62142245A Pending JPS63306596A (ja) | 1987-06-09 | 1987-06-09 | ジヨセフソン記憶素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63306596A (ja) |
-
1987
- 1987-06-09 JP JP62142245A patent/JPS63306596A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4371796A (en) | Josephson logic gate device | |
| JPH0444353B2 (ja) | ||
| Shen | Logic devices and circuits based on giant magnetoresistance | |
| US11145361B2 (en) | Superconducting switch | |
| JPS63306596A (ja) | ジヨセフソン記憶素子 | |
| US10910544B2 (en) | Using a magnetic Josephson junction device as a pi inverter | |
| US3398299A (en) | Cryotron using anisotropic ferromagnetic film | |
| JP2550587B2 (ja) | ジヨセフソンゲ−ト | |
| US20240313774A1 (en) | Cryogenic Analog Switch Circuit | |
| US4603265A (en) | Josephson device | |
| JP2765326B2 (ja) | ジョセフソン極性切換型駆動回路 | |
| JPS5846726A (ja) | ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 | |
| JPH05799B2 (ja) | ||
| JPS63124585A (ja) | 磁界結合型ジヨセフソン集積回路 | |
| JPS5995722A (ja) | 超伝導素子を用いた双安定回路 | |
| JPH0120516B2 (ja) | ||
| JPH0234493B2 (ja) | ||
| JPS58147238A (ja) | ジヨセフソン論理回路 | |
| JPS6347369B2 (ja) | ||
| JPS6167317A (ja) | ジヨセフソンパルス発生回路 | |
| JPS59167124A (ja) | 超電導排他論理和回路 | |
| JPH05191269A (ja) | ジョセフソン逆流電流防止回路 | |
| JPH03198387A (ja) | 超伝導回路 | |
| JPS5953639B2 (ja) | ジヨセフソン接合素子を用いた３値論理記憶素子 | |
| JPH01125115A (ja) | 超電導回路 |