JPS63307548A - 論理装置用監視装置 - Google Patents

論理装置用監視装置

Info

Publication number
JPS63307548A
JPS63307548A JP62143608A JP14360887A JPS63307548A JP S63307548 A JPS63307548 A JP S63307548A JP 62143608 A JP62143608 A JP 62143608A JP 14360887 A JP14360887 A JP 14360887A JP S63307548 A JPS63307548 A JP S63307548A
Authority
JP
Japan
Prior art keywords
logical device
run
wdt
watchdog timer
logical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62143608A
Other languages
English (en)
Inventor
Sumio Yamamoto
澄夫 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62143608A priority Critical patent/JPS63307548A/ja
Publication of JPS63307548A publication Critical patent/JPS63307548A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に関し、特に論理装置の監視を行
う監視装置に関する。
〔従来の技術〕
従来、論理装置の監視はタイマを使用し、論理装置上の
プログラムによシそのタイマをリセットおよびスタート
させる。これによシタイマ値があらかじめ定められた値
を越えないようにして論理装置およびプログラムの正常
性を監視する。タイマがあらかじめ定められた値を越え
た時は監視装置は、論理装置を故障として切離していた
〔発明が解決しようとする問題点〕
上述した従来の論理装置監視装置は、論理装置上で実行
されるプログラムの正常性の監視を主目的としたもので
あったにもかかわらずタイマがあらかじめ定められた値
を越えるとその論理装置の故障とみなしていたため、プ
ログラムの不具合が論理装置の故障とみなされるという
欠点がある。
また、論理装置の故障によってタイマがあらかしめ定め
られた値を越えるケースも皆無ではなく、故障によるも
のかプログラム異常によるものかの切分けが非常に煩わ
しいという欠点がある。
〔問題点を解決するだめの手段〕
本鳩明の論理装置用監視装置は、ウオッチドグタイマに
よる論理装置の正常性の監視機能に加え、ウオッチドグ
タイマランアウト検出手段、計時手段、ウオッチドグタ
イマランアウト発生記憶手段、故障判定手段、ウオッチ
ドグタイマランアウト発生通知手段および論理装置切離
し手段を有し、ウオッチドグタイマランアウトを検出し
て前記計時手段を起動し前記ウオッチドグタイマランア
ウト記憶手段内の対応する論理装置のランアウト回数を
更新し前記故障判定手段を起動する。故障判定手段は、
前記ウオッチドグタイマランアウト記憶手段内の論理装
置のシンアウト回数を調べ既定値以下ならば前記ウオッ
チドグタイマランアウト発生通知手段を起動し既定値を
越えていれば前記論理装置切離し手段を起動する。前記
計時手段は前記ウオッチドグタイマランアウト検出手段
によって起動された後あらかじめ定められた時間が経過
すると前記ウオッチドグタイマランアウト発生記憶手段
内の対応する論理装置のランアウト回数をゼロにし計時
を停止する。ウオッチドグタイマランアウト発生記憶手
段はウオッチドグタイマランアウトとなった論理装置に
対し外部事象としてのタイマランアウトを報告する。論
理装置切離し手段は対応する論理装置を故障とみなしシ
ステムよする。第1図を参照すると、論理装置2例えば
第2図の演算処理装置(EPU)またはプログラムの正
常性を監視するウオッチドグタイマのランアウトを検出
するウオッチドグタイマ(WDT)ランアク)(RO)
検出手段11と、この検出手段11の検出に応答して所
定の時間を計時する計時手段12と、WDT  RO検
出手段11の検出に応答してE)’LI  WDT  
R(Jカウンタに1を加え、計時手段12の所定の計時
値に応答してそのEPUWDT  ROカウントをゼロ
にするWL)T  KO発生記憶手段13と、この記憶
手段13のEPU  WDTル0カウントの値が1以下
か2以上かを判定する故障判定手段14と、この故障判
定手段14で1以下の時には、第2図の8CU4を介し
EPU2に対しWDT  RO発生の外部事象な報告す
るWDTRO発生通知手段15と、前記故障判定手段1
4で2以上ならば第2図のEPU2を故障とみなしEP
U2と8CU4の論理的接続関係を未接続とするように
5CU4に指示する論理装置切離し手段16とを含む。
毛実毒咎手 第3図はWDT  RO発生記憶手段の構成を示す。
次に本発明の一実施例の動作を図面を参照して詳細に説
明する。WDTは処理装置単位にシステム制御装置(8
CU)4内に存在し、処理装置上のプログラムによりリ
セットおよびスタートがなされる。いま演算処理装Ft
(EPU)の故障まだはプログラムの不具合によ、9W
DTのリセットおよびスタートが行われなくなったとす
ると、SCU、1内のWDTが既定時以上となり、論理
装置監視装置1に報告がなされる。論理装置監視装置1
は、この報告をWDT  RO検出手段11によシ受け
、計時手段12を起動し、WDT  RO発生記憶手段
13内の第3図に示すEPU  WDT  30カウン
トに1を加え故障判定手段14を起動する。故障判定手
段14は、WDT  RO発生記憶手段13内のEPU
  WDT  ROカウントを調べ、その値が1以下な
らばWDT  RO発生通知手段15を起動し2以上な
らば論理装置切離し手段16を起動する。
計時手段13は、起動されると計時を開始し、EPUW
DTのランアウト時間の1.2倍の時間が経過すると計
時を停止し、WDT  RO発生記憶手段13内のEP
U  WDT  凡0カウントをゼロにする。
WDT  RO発生通知手段15は、第2図のシステム
制御装置(以下5CU)4を介しEPU2に対しWDT
  几O発生の外部事象を報告する。論理装置切離し手
段16は、第2図のEPU2を故障とみなしEPU2と
5CU4の論理的接続関係を未接続とするようSCU、
iへ指示する。以上EPU2について説明を行ったが、
入出力処理装置(IOP)5についても同様である。ま
た、EPU2、およびl0P5がSCU、aに複数接続
される場合も、各処理装置毎にWDT  ROカウント
をWDT  RO発生記憶手段13内に持つことによシ
同様となる。
〔発明の効果〕
以上説明したように本発明は、論理装置のWDTが連続
してう/アウトとなった場合のみその論理装置を故障と
みなしてシステムよシ切離すので、プログラム制御の論
理装置においてプログラムの不具合によるWDTランア
クトか故障によるWDTランアウトかの区別ができ、装
置故障時のみその装置が切離される様にできる効果があ
る。また、プログラムの不具合によるWDTのランアウ
ト時、その論理装置に対する外部事象として報告される
ので、プログラム異常をプログラムによシ処理できる効
果がある。
【図面の簡単な説明】
第1図は、本発明の一実施例を示す図、第2図は本発明
が適用されるシステム構成を示す図、および第3図はW
DT  RO発生記憶手段の内容を示す図である。 代理人 弁理士  内 原   音   第 1 図 茅 2F5!J

Claims (1)

  1. 【特許請求の範囲】 論理装置の正常性を監視するウォッチドグタイマのラン
    アウトを検出する検出手段と、 この検出手段の検出に応答して所定の時間を計時する計
    時手段と、 前記検出手段の検出に応答して検出値を記憶し前記計時
    手段の所定の計時値に応答してその検出値の記憶を初期
    化する記憶手段と、 この記憶手段の検出値が所定の値になっているか否かを
    判定する判定手段と、 この判定手段で前記検出値が所定の値になっているとき
    前記論理装置をシステム構成の他の装置から切離す切離
    手段とを含むことを特徴とする論理装置用監視装置。
JP62143608A 1987-06-08 1987-06-08 論理装置用監視装置 Pending JPS63307548A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62143608A JPS63307548A (ja) 1987-06-08 1987-06-08 論理装置用監視装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62143608A JPS63307548A (ja) 1987-06-08 1987-06-08 論理装置用監視装置

Publications (1)

Publication Number Publication Date
JPS63307548A true JPS63307548A (ja) 1988-12-15

Family

ID=15342686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62143608A Pending JPS63307548A (ja) 1987-06-08 1987-06-08 論理装置用監視装置

Country Status (1)

Country Link
JP (1) JPS63307548A (ja)

Similar Documents

Publication Publication Date Title
KR100252250B1 (ko) 시스템복구장치
JPS63307548A (ja) 論理装置用監視装置
JPH03179538A (ja) データ処理システム
JPH0588926A (ja) 監視制御系の自動切替回路
JP4126849B2 (ja) マルチcpuシステムの監視方式
JP2870250B2 (ja) マイクロプロセッサの暴走監視装置
JPH01217666A (ja) マルチプロセッサシステムの障害検出方式
JPH113293A (ja) 計算機システム
JPS60134942A (ja) 異常状態におけるバツクアツプシステム
JPH01310422A (ja) マイクロコンピュータのリセット回路
JPS60254338A (ja) マルチプロセツサの異常検出方式
JPH08194628A (ja) バス障害処理方式
JPH01231153A (ja) 障害処理方式
JP3107104B2 (ja) 待機冗長方式
JP2746184B2 (ja) 障害ロギングシステム
JP3169488B2 (ja) 通信制御装置
JPH04336632A (ja) 共有記憶システムにおける障害検出方式
JPH03216748A (ja) リモートチャネル装置
JPH11184734A (ja) Cpuの相互監視装置
JPH04127206A (ja) 制御装置の異常監視装置
JPS6375843A (ja) 異常監視方式
JPH01231152A (ja) 障害処理方式
JPH1153222A (ja) 多重系計算機システムにおける自己診断方式
JPH11272489A (ja) 情報処理システムの縮退方式
JPH04369071A (ja) クロスコール制御回路