JPS63307792A - 半導体レ−ザアレイ素子及びその製造方法 - Google Patents
半導体レ−ザアレイ素子及びその製造方法Info
- Publication number
- JPS63307792A JPS63307792A JP14452287A JP14452287A JPS63307792A JP S63307792 A JPS63307792 A JP S63307792A JP 14452287 A JP14452287 A JP 14452287A JP 14452287 A JP14452287 A JP 14452287A JP S63307792 A JPS63307792 A JP S63307792A
- Authority
- JP
- Japan
- Prior art keywords
- laser array
- semiconductor laser
- substrate
- layer
- array element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
- H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
- H01S5/4031—Edge-emitting structures
- H01S5/4068—Edge-emitting structures with lateral coupling by axially offset or by merging waveguides, e.g. Y-couplers
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は半導体レーザアレイ素子の構造及び製造方法に
関するものである。
関するものである。
〈従来技術とその問題点〉
複数の半導体レーザを同一基板上に近接して配置するこ
とにより高出力化を計る半導体レーザアレイの研究が進
められている。これらの素子では活性領域として光や電
流の制御による限定領域を形成するため凹凸を設けた基
板上に液相エピタキシャル成長によりダブルヘテロ接合
構造を形成することが多く種々の構造が実現されてきた
。
とにより高出力化を計る半導体レーザアレイの研究が進
められている。これらの素子では活性領域として光や電
流の制御による限定領域を形成するため凹凸を設けた基
板上に液相エピタキシャル成長によりダブルヘテロ接合
構造を形成することが多く種々の構造が実現されてきた
。
しかしながら、複数個のストライプ状の凹凸付基板上に
多層の液相エピタキシャル成長を行なう際に周辺の凹凸
部と中央近傍の凹凸部上の成長層の厚さが異なるという
現象が生じ、周辺部の方が厚く成長する結果均一な成長
層が得られない。その−例として、第６図（ａ）に液相
エピタキシャル成長後のウェハー断面、第６図（ｂ）に
基板上に形成された凹凸の平面図を示す。
多層の液相エピタキシャル成長を行なう際に周辺の凹凸
部と中央近傍の凹凸部上の成長層の厚さが異なるという
現象が生じ、周辺部の方が厚く成長する結果均一な成長
層が得られない。その−例として、第６図（ａ）に液相
エピタキシャル成長後のウェハー断面、第６図（ｂ）に
基板上に形成された凹凸の平面図を示す。
ｐ型ＧａＡｓ基板（６１）上Ｋｎ型ＧａＡｓ（又はＧａ
ＡｔＡｓ）電流狭窄層（６２）を液相エピタキシャル法
９分子線エピタキシャル成長法、有機金属化学析出法等
で形成する。
ＡｔＡｓ）電流狭窄層（６２）を液相エピタキシャル法
９分子線エピタキシャル成長法、有機金属化学析出法等
で形成する。
その後、ホトリングラフィ技術とエツチング技術を利用
し、表面よりｎ型ｃａＡｓ（又はＧａＡｔＡｓ ）電流
狭窄層（６２）を貫通して基板（６１）に達するストラ
イプ溝状の凹部（６３）を複数本刻設する。続いてこれ
を基板とし、ｐ型Ｇａ １−）（ＡｔｘＡｓクラッド層
（６４１，ｐ（又はｎ）型Ｇａ１−ｙＡｔｙＡｓ活性層
（６５）、ｎ型Ｇ ａ ｌ 、（Ａｔｘ Ａ ４３２２
２１層（６（２）、ｎ＋型ＧａＡｓキャップ層（６ηを
液相エピタキシャル成長法により連続成長させる（ただ
しｏ＜ｙ＜ｘ＜Ｉ）。
し、表面よりｎ型ｃａＡｓ（又はＧａＡｔＡｓ ）電流
狭窄層（６２）を貫通して基板（６１）に達するストラ
イプ溝状の凹部（６３）を複数本刻設する。続いてこれ
を基板とし、ｐ型Ｇａ １−）（ＡｔｘＡｓクラッド層
（６４１，ｐ（又はｎ）型Ｇａ１−ｙＡｔｙＡｓ活性層
（６５）、ｎ型Ｇ ａ ｌ 、（Ａｔｘ Ａ ４３２２
２１層（６（２）、ｎ＋型ＧａＡｓキャップ層（６ηを
液相エピタキシャル成長法により連続成長させる（ただ
しｏ＜ｙ＜ｘ＜Ｉ）。
この際、ｐ型Ｇ ａ １−Ｘ ＡｔＸ Ａ ｓクラッド
層（６４Ｉの層厚は基板（６９の面方位による成長速度
の違いから、凹部（６３）では厚く平坦部では薄くなる
。さらに基板（６１）の平坦部に近い凹部（６３）上の
ｐ型Ｇ ａ １−Ｘ Ａｔｚ Ａ ｓクラッド層・′６
４）の層厚は平坦部から最も遠い中央近傍の凹部（６３
）上に比べてＧａ溶液中のＡｓ原子の拡散が多いため最
も厚くなり、平坦部上のｐ型りラッド層′６（１）の層
厚を０．１〜０．５μｍと薄くして凹部（６３）上に光
導波路を形成しようとすると第６図（ｂ）に示すように
ｐ型クラッド層・′６４）の表面及び活性層（（至）が
湾曲してしまう。
層（６４Ｉの層厚は基板（６９の面方位による成長速度
の違いから、凹部（６３）では厚く平坦部では薄くなる
。さらに基板（６１）の平坦部に近い凹部（６３）上の
ｐ型Ｇ ａ １−Ｘ Ａｔｚ Ａ ｓクラッド層・′６
４）の層厚は平坦部から最も遠い中央近傍の凹部（６３
）上に比べてＧａ溶液中のＡｓ原子の拡散が多いため最
も厚くなり、平坦部上のｐ型りラッド層′６（１）の層
厚を０．１〜０．５μｍと薄くして凹部（６３）上に光
導波路を形成しようとすると第６図（ｂ）に示すように
ｐ型クラッド層・′６４）の表面及び活性層（（至）が
湾曲してしまう。
この結果、各導波路の伝搬定数が異なってしまうため、
位相同期発振が得られず、各導波路が各々の発振閾値及
び発振波長で発振することとなる。
位相同期発振が得られず、各導波路が各々の発振閾値及
び発振波長で発振することとなる。
〈発明の目的〉
本発明は上述の問題点に鑑み、複数個の半導体レーザを
同一基板上に近接して配置した半導体レーザアレイ素子
において、すべての半導体レーザが位相同期状態で発振
するような半導体レーザアレイ素子を提供することを目
的とするものである。
同一基板上に近接して配置した半導体レーザアレイ素子
において、すべての半導体レーザが位相同期状態で発振
するような半導体レーザアレイ素子を提供することを目
的とするものである。
〈問題点を解決するための手段〉
本発明は、光及び電流の集中化制御のだめ基板上に凹凸
を設け、該凹凸に対応して形成される複数本の光導波路
によって構成される半導体レーザアレイ素子において光
導波路を構成する凹凸部の両側に近接して少なくとも１
個の凹凸部を形成したことを特徴とするものである。
を設け、該凹凸に対応して形成される複数本の光導波路
によって構成される半導体レーザアレイ素子において光
導波路を構成する凹凸部の両側に近接して少なくとも１
個の凹凸部を形成したことを特徴とするものである。
く作 用〉
本発明の半導体レーザアレイ素子は複数個のレーザ発振
用光導波路によって構成されており、この複数個の光導
波路から成る活性領域に近接した位置の基板側に凹凸部
を並設することによって均一かつ平坦な活性層を半導体
レーザアレイ素子の活性領域全域にわたって形成できる
ため、位相同期状態でのレーザ発振を得ることができる
。
用光導波路によって構成されており、この複数個の光導
波路から成る活性領域に近接した位置の基板側に凹凸部
を並設することによって均一かつ平坦な活性層を半導体
レーザアレイ素子の活性領域全域にわたって形成できる
ため、位相同期状態でのレーザ発振を得ることができる
。
〈実施例〉
第１図は本発明の１実施例を示す半導体レーザアレイ素
子の構成図であり、第１図（ａ）は断面図、第１図（ｂ
）は基板上に形成した凹凸構造（電流注入領域及び光導
波路）を示す平面図である。本実施例ではＧａＡｔＡｓ
系半導体レーザアレイ素子に適用した場合について説明
する。
子の構成図であり、第１図（ａ）は断面図、第１図（ｂ
）は基板上に形成した凹凸構造（電流注入領域及び光導
波路）を示す平面図である。本実施例ではＧａＡｔＡｓ
系半導体レーザアレイ素子に適用した場合について説明
する。
ｐ型ＧａＡｓ基板（１）上に液相エピタキシャル（ＬＰ
Ｅ）法などの結晶成長法により、逆極性となる１μｍ厚
のｎ型ＧａＡｓ（又はＧａＡｔＡＳあるいはＧａＡｓと
Ｇ ａ ＡｔＡ ｓの多層構造）電流阻止層（２）を成
長させる。
Ｅ）法などの結晶成長法により、逆極性となる１μｍ厚
のｎ型ＧａＡｓ（又はＧａＡｔＡＳあるいはＧａＡｓと
Ｇ ａ ＡｔＡ ｓの多層構造）電流阻止層（２）を成
長させる。
次にフォトリングラフィとエツチング技術を用いて、第
１図（ｂ）に示すストライプ溝形状で幅４μｍ・ピッチ
５μｍの凹部（３）を電流阻止層（２）表面から基板（
１）内に達する深さまで形成する。凹部（３）を形成す
る−ことによシ、基板（１）上から電流阻止層（２）の
除去された部分が電流の通路と光導波路になる。ここで
中央部の複数個の凹凸部（４）は位相同期レーザアレイ
装置の発光領域となりその両側でレーザアレイの発光領
域から６μｍの距離に形成された凹凸部（５）はレーザ
アレイ装置の活性層（７）を平坦かつ均一に形成するた
めに使用される。このとき、両側に形成される凹凸部（
５）は中央部の凹凸（４）と必ずしも同一形状・同一周
期である必要はない。すなわち、再度ＬＰＥ法を用いて
凹凸部を形成した基板（１）上に凸部上で０．２．４ｍ
厚のｐ型Ｇ ａ １−Ｘ ＡＬｘＡ ｓクラッド層（６
） 、 ０．０８ μｍ厚のｐ型（又はｎ型）Ｇａ１−
ｙ ＡＡ、Ａｓ（又はＧａＡｓとＧａＡＡＡｓを積層し
た量子井戸構造）活性層（７）、１μｍ厚のｎ型Ｇａ１
−込へＡｓクラッド層（８）、さらに２μｍ厚のｎ＋型
Ｇ ａ Ａ ｓキャップ層（９）を連続的に成長させて
レーザ発振動作用のダブルヘテロ接合型多層結晶構造を
構成する（ただしＯくｙ＜ｘ＜Ｉ）。このとき、半導体
レーザアレイ部から６μｍ離れた位置に近接して両側に
凹凸部（５）が形成されているためＧａ溶液中のＡｓの
不均一な拡散が発生せずｎ−クラッド層（６）、活性層
（７）を順次成長させた際に、レーザアレイ部（４）及
びその近傍では平坦かつ均一な活性層（７）を成長させ
ることができる。
１図（ｂ）に示すストライプ溝形状で幅４μｍ・ピッチ
５μｍの凹部（３）を電流阻止層（２）表面から基板（
１）内に達する深さまで形成する。凹部（３）を形成す
る−ことによシ、基板（１）上から電流阻止層（２）の
除去された部分が電流の通路と光導波路になる。ここで
中央部の複数個の凹凸部（４）は位相同期レーザアレイ
装置の発光領域となりその両側でレーザアレイの発光領
域から６μｍの距離に形成された凹凸部（５）はレーザ
アレイ装置の活性層（７）を平坦かつ均一に形成するた
めに使用される。このとき、両側に形成される凹凸部（
５）は中央部の凹凸（４）と必ずしも同一形状・同一周
期である必要はない。すなわち、再度ＬＰＥ法を用いて
凹凸部を形成した基板（１）上に凸部上で０．２．４ｍ
厚のｐ型Ｇ ａ １−Ｘ ＡＬｘＡ ｓクラッド層（６
） 、 ０．０８ μｍ厚のｐ型（又はｎ型）Ｇａ１−
ｙ ＡＡ、Ａｓ（又はＧａＡｓとＧａＡＡＡｓを積層し
た量子井戸構造）活性層（７）、１μｍ厚のｎ型Ｇａ１
−込へＡｓクラッド層（８）、さらに２μｍ厚のｎ＋型
Ｇ ａ Ａ ｓキャップ層（９）を連続的に成長させて
レーザ発振動作用のダブルヘテロ接合型多層結晶構造を
構成する（ただしＯくｙ＜ｘ＜Ｉ）。このとき、半導体
レーザアレイ部から６μｍ離れた位置に近接して両側に
凹凸部（５）が形成されているためＧａ溶液中のＡｓの
不均一な拡散が発生せずｎ−クラッド層（６）、活性層
（７）を順次成長させた際に、レーザアレイ部（４）及
びその近傍では平坦かつ均一な活性層（７）を成長させ
ることができる。
次にホトリソグラフィ技術を用いて半導体レーザアレイ
部（４）上知レジスト膜を形成して保護膜とした後、イ
オン注入法を用いてプロトンを注入し、半導体レーザア
レイ部以外の結晶の高抵抗化を得る。この結果、半導体
レーザアレイ部（４）には電流が流れるが、その両側は
電流通路が形成されているにもかかわらず、レーザアレ
イ部から６μｍはど離れているため光学的結合及び電流
注入が生じない構造となる。
部（４）上知レジスト膜を形成して保護膜とした後、イ
オン注入法を用いてプロトンを注入し、半導体レーザア
レイ部以外の結晶の高抵抗化を得る。この結果、半導体
レーザアレイ部（４）には電流が流れるが、その両側は
電流通路が形成されているにもかかわらず、レーザアレ
イ部から６μｍはど離れているため光学的結合及び電流
注入が生じない構造となる。
上記電流ストライプ構造作製後、基板（１）側にｐ側抵
抗性電極００を形成するとともに成長層側すなわちキャ
ップ層（９）上にｎ側抵抗性電極αＤを形成し、共振器
長が２００〜ａＯＯμｍとなるように凹部（３）と直角
に骨間する。
抗性電極００を形成するとともに成長層側すなわちキャ
ップ層（９）上にｎ側抵抗性電極αＤを形成し、共振器
長が２００〜ａＯＯμｍとなるように凹部（３）と直角
に骨間する。
次に、両弁開面にＡｔ２０３膜あるいはアモルファスＳ
ｉ膜を電子ビーム蒸着法により被覆してレーザ面ミラー
を形成する。このとき、単層のＡｔ２０３膜あるいは多
層Ａｔ２０３とアモルファスＳｉ膜で構成される反射膜
における各層の厚さを適当に変えることによって、反射
膜の反射率を約２％〜９５％まで任意に設定することが
できる。
ｉ膜を電子ビーム蒸着法により被覆してレーザ面ミラー
を形成する。このとき、単層のＡｔ２０３膜あるいは多
層Ａｔ２０３とアモルファスＳｉ膜で構成される反射膜
における各層の厚さを適当に変えることによって、反射
膜の反射率を約２％〜９５％まで任意に設定することが
できる。
高出力光を得るために、レーザ光の出射側の骨間面には
、λ／４（λ：発振波長）厚のＡｔ２０３膜を形成し、
裏面の骨間面にはＡｚ２ｏ３膜とＳｉ膜の多層膜を電子
ビーム蒸着法で形成し、それぞれの反射率が約２％、約
９５％のレーザ面ミラーを形成する。
、λ／４（λ：発振波長）厚のＡｔ２０３膜を形成し、
裏面の骨間面にはＡｚ２ｏ３膜とＳｉ膜の多層膜を電子
ビーム蒸着法で形成し、それぞれの反射率が約２％、約
９５％のレーザ面ミラーを形成する。
この結果、本実施例の半導体レーザアレイ素子は発振閾
値が１００ｍＡとなり、光出力が２００ｍＷまで双峰の
遠視野像をもつ安定な位相同期状態で発振した。
値が１００ｍＡとなり、光出力が２００ｍＷまで双峰の
遠視野像をもつ安定な位相同期状態で発振した。
以上のごとく、レーザアレイ部の両側に凹凸を形成する
ことによって平坦かつ均一な活性層（７）を製作するこ
とができ、レーザアレイ部（４）に電流及び光を有効に
閉じ込めることができるためレーザアレイ部（４）全域
にわたって位相同期状態でレーザ発振させることが可能
となる。
ことによって平坦かつ均一な活性層（７）を製作するこ
とができ、レーザアレイ部（４）に電流及び光を有効に
閉じ込めることができるためレーザアレイ部（４）全域
にわたって位相同期状態でレーザ発振させることが可能
となる。
なお、注入電流を半導体レーザアレイ部のみに狭窄する
方法としては、プロトン注入法のみ置限定されず他の方
法を用いてもよい。また、半導体レーザアレイ部の導波
路構造（凹凸の構造）も平行なストライブ状だけでなく
他の形状でもよく、両側の凹凸の構造も平行形状に限定
する必要はない。
方法としては、プロトン注入法のみ置限定されず他の方
法を用いてもよい。また、半導体レーザアレイ部の導波
路構造（凹凸の構造）も平行なストライブ状だけでなく
他の形状でもよく、両側の凹凸の構造も平行形状に限定
する必要はない。
第２図は本発明の第２の実施例を示す半導体レーザアレ
イ素子の構成図であり、第２図（ａ）は断面図、第２図
（ｂ）は基板上の凹凸形状の平面構造を、第２図（ｃ）
は第２図（ｂ）の変型実施例を示す。
イ素子の構成図であり、第２図（ａ）は断面図、第２図
（ｂ）は基板上の凹凸形状の平面構造を、第２図（ｃ）
は第２図（ｂ）の変型実施例を示す。
本実施例では、注入電流をｎ型Ｇａ（１ｇＡｔＯ，ｌＡ
ｓ１２υとｎ型Ｇ ａ Ａ、 ｓ（イ）の電流阻止層で
レーザアレイの発光費域のみに制限できるように凸状の
ｐ型ＧａＡｓ基板瞥を用いている。
ｓ１２υとｎ型Ｇ ａ Ａ、 ｓ（イ）の電流阻止層で
レーザアレイの発光費域のみに制限できるように凸状の
ｐ型ＧａＡｓ基板瞥を用いている。
さらに、半導体レーザアレイの導波路構造は第２図（ｂ
）あるいは第２図（ｃ）に示すように分岐導波路を用い
て半ピツチだけ互いにずれた光導波路を滑らかに接合し
たレーザアレイの導波路構造となっている。
）あるいは第２図（ｃ）に示すように分岐導波路を用い
て半ピツチだけ互いにずれた光導波路を滑らかに接合し
たレーザアレイの導波路構造となっている。
第３図は本発明の第３の実施例を示す半導体レーザアレ
イ素子の構成図であり、第３図（ａ）はレーザアレイの
断面構造図、第３図（ｂ）は基板上の凹凸構造の平面構
造図、第３図（Ｃ）は第ａｑｌ（ｂ）の変型実施例を示
す平面構造図である。
イ素子の構成図であり、第３図（ａ）はレーザアレイの
断面構造図、第３図（ｂ）は基板上の凹凸構造の平面構
造図、第３図（Ｃ）は第ａｑｌ（ｂ）の変型実施例を示
す平面構造図である。
レーザアレイの導波路構造は端面近傍で互いて平行な半
導体レーザを分岐導波路を用いて滑らかに結合した構造
となっている。
導体レーザを分岐導波路を用いて滑らかに結合した構造
となっている。
また、レーザアレイの発光領域への電流狭窄構造（スト
ライブ構造）はレーザアレイの発光領域以外のｎ −Ｇ
ａＡｓキャップ層（９）及びｎ −ＧａＡ／Ａｓクラッ
ド層（８）の一部をエツチングで除去した後ＳｉＮ膜等
の報縁膜Ｇ１）を形成して下流を制限している。
ライブ構造）はレーザアレイの発光領域以外のｎ −Ｇ
ａＡｓキャップ層（９）及びｎ −ＧａＡ／Ａｓクラッ
ド層（８）の一部をエツチングで除去した後ＳｉＮ膜等
の報縁膜Ｇ１）を形成して下流を制限している。
他の構造として発光領域以外のｎ−ＧａＡｓキャップ層
（９） 、 ｎ −Ｇａ、ＡｔＡｓクラッド層（８）、
活性’Ｍ （７） 。
（９） 、 ｎ −Ｇａ、ＡｔＡｓクラッド層（８）、
活性’Ｍ （７） 。
ｐ −ＧａＡｌＡｓクラッド９ （６） 、 Ｇ ａ
Ａ、 ｓ 基板ｍ等をエツチングで除去し同様に絶縁嘆
を形唆して下流制限をしてもレーザアレイの全光領域へ
のπ流狭窄は可能である。この場合は、両側の凹凸部は
最終的には除去されることもある。
Ａ、 ｓ 基板ｍ等をエツチングで除去し同様に絶縁嘆
を形唆して下流制限をしてもレーザアレイの全光領域へ
のπ流狭窄は可能である。この場合は、両側の凹凸部は
最終的には除去されることもある。
第４図は本発明の他の実施例を示す半導体レーザアレイ
素子の構成図である。
素子の構成図である。
電流狭窄の構造としてはｎ−ＧａＡｓキャップ層（９）
に選択拡散技術を用いてレーザアレイの発光領域以外の
領域にＺｎを拡散してｐ型ＧａＡｓＱυを形成すること
によりｐ−ｎ接合を用いて電流狭窄を行なっている。
に選択拡散技術を用いてレーザアレイの発光領域以外の
領域にＺｎを拡散してｐ型ＧａＡｓＱυを形成すること
によりｐ−ｎ接合を用いて電流狭窄を行なっている。
第５図は本発明の第５の実施例を示す半導体レーザアレ
イ素子の断面構成図である。
イ素子の断面構成図である。
第５図（ａ）に示す多層構造をエピタキシャル成長で形
成した後、半導体レーザアレイ部（４）を残してその両
側の多層構造をＧａＡｓ基板（１）に達するまで化学エ
ツチング法で除去する。その後、選択エピタキシャル成
長法で半導体レーザアレイ部（４）の両側に再度ｎ −
ＧａＡｔＡｓ埋込層（５１１，高抵抗−ＧａＡｔＡｓ層
：５２） 、 ｐ −ＧａＡｔＡｓ埋込層（５３）を順
次成長させて電流狭窄を行なう。この場合、両側の凹部
（５）は最終的には完全に除去されることになる。
成した後、半導体レーザアレイ部（４）を残してその両
側の多層構造をＧａＡｓ基板（１）に達するまで化学エ
ツチング法で除去する。その後、選択エピタキシャル成
長法で半導体レーザアレイ部（４）の両側に再度ｎ −
ＧａＡｔＡｓ埋込層（５１１，高抵抗−ＧａＡｔＡｓ層
：５２） 、 ｐ −ＧａＡｔＡｓ埋込層（５３）を順
次成長させて電流狭窄を行なう。この場合、両側の凹部
（５）は最終的には完全に除去されることになる。
上記各実施例ではｎ型基板を用いた場合を示したがｎ型
基板を用いて各層の導電型を逆転させた場合であっても
本発明は全く同様の効果をもたらすものである。
基板を用いて各層の導電型を逆転させた場合であっても
本発明は全く同様の効果をもたらすものである。
さらにＧａＡｔＡｓ系の半導体レーザアレイだけでなく
基板に凹凸をもつ他の半導体レーザアレイ、例えばＩ
ｎＧａＡｓＰ −Ｉ ｎ Ｐ系中導体レーザアレイにも
同様の効果をもたらすものである。
基板に凹凸をもつ他の半導体レーザアレイ、例えばＩ
ｎＧａＡｓＰ −Ｉ ｎ Ｐ系中導体レーザアレイにも
同様の効果をもたらすものである。
〈発明の効果〉
以上のようＫ、光や電流の制御のために基板上に複数個
の凹凸を設けて形成された光導波路によって構成されて
いる半導体レーザアレイ素子において、レーザアレイの
各発光領域を形成する凹凸部の両側に近接して少なくと
も１個の凹部あるいは凸部を形成することばよって活性
層の形状を平坦かつ均一な層厚に結晶成長することがで
き、また発光領域に電流及び光を有効に閉じ込めること
ができるため、レーザ発光領域の各々が同−発振波長―
発振閾値で発振することになり、発光領域全域にわたっ
て位相同期状態でレーザ発振させることができる。
の凹凸を設けて形成された光導波路によって構成されて
いる半導体レーザアレイ素子において、レーザアレイの
各発光領域を形成する凹凸部の両側に近接して少なくと
も１個の凹部あるいは凸部を形成することばよって活性
層の形状を平坦かつ均一な層厚に結晶成長することがで
き、また発光領域に電流及び光を有効に閉じ込めること
ができるため、レーザ発光領域の各々が同−発振波長―
発振閾値で発振することになり、発光領域全域にわたっ
て位相同期状態でレーザ発振させることができる。
第１図（ａ）は本発明の第１の実施例の半導体レーザア
レイの断面図であシ、第１図（ｂ）はその基板上に形成
された凹凸の構造の平面図である。 第２図（ａ）は本発明の第２の実施例の半導体レーザア
レイの断面図であり、第２図（ｂ）はその基板上に形成
された凹凸構造の平面図であり、第２図（Ｃ）は他の凹
凸構造の平面図である。 第３図（ａ）は本発明の第３の実施例の半導体レーザア
レイの断面図であり、第３図（ｂ）はその基板上に形成
された凹凸構造の平面図であり、第３図（ｃ）は他の凹
凸構造の平面図である。 第４図は本発明の第４の実施例の半導体レーザアレイの
断面図を示す。 第５図（ａ）は本発明の第５の実施例の半導体レーザア
レイの断面図であり、第５図（ｂ）は平面構造図である
。 第６図（ａ）は従来の半導体レーザアレイ装置の断面構
造図であり、第６図（ｂ）はその基板上に形成された凹
凸構造を示す平面図である。 １ ・−ｐ−ＧａＡｓ基板 ２− ｎ−ＧａＡｓ又はｎ
−ＧａＡｔＡｓ電流阻止層 ３・・・凹部 ４・・・発
光領域６− ｐ −ＧａＡｔＡ、ｓクラッド層 ７−ｐ
（又はｎ）−ＧａＡｓ（又はＧａＡｔＡｓ ）活性層
８− ｎ −ＧａＡｔＡｓクラッド層 ９・・・ｎ −
ＧａＡｓキャップ層 １０・・・ｐ側電極 １ｔ−＝ｎ
側電極 ２ ＋ −ｎ −ＧａＡｔＡｓ電流阻止層 ２
２・・・ｎ −ＧａＡｓ電流阻止層 ２３・・・ｐ−Ｇ
ａＡｓ基板 ３１・・・絶縁膜 ５１．５３・・埋込層
５２・・・高抵抗層 代理人 弁理士 杉 山 毅 至（他１名）（ａ） （ｂ） 第１図 （ａ） （ｂ）
レイの断面図であシ、第１図（ｂ）はその基板上に形成
された凹凸の構造の平面図である。 第２図（ａ）は本発明の第２の実施例の半導体レーザア
レイの断面図であり、第２図（ｂ）はその基板上に形成
された凹凸構造の平面図であり、第２図（Ｃ）は他の凹
凸構造の平面図である。 第３図（ａ）は本発明の第３の実施例の半導体レーザア
レイの断面図であり、第３図（ｂ）はその基板上に形成
された凹凸構造の平面図であり、第３図（ｃ）は他の凹
凸構造の平面図である。 第４図は本発明の第４の実施例の半導体レーザアレイの
断面図を示す。 第５図（ａ）は本発明の第５の実施例の半導体レーザア
レイの断面図であり、第５図（ｂ）は平面構造図である
。 第６図（ａ）は従来の半導体レーザアレイ装置の断面構
造図であり、第６図（ｂ）はその基板上に形成された凹
凸構造を示す平面図である。 １ ・−ｐ−ＧａＡｓ基板 ２− ｎ−ＧａＡｓ又はｎ
−ＧａＡｔＡｓ電流阻止層 ３・・・凹部 ４・・・発
光領域６− ｐ −ＧａＡｔＡ、ｓクラッド層 ７−ｐ
（又はｎ）−ＧａＡｓ（又はＧａＡｔＡｓ ）活性層
８− ｎ −ＧａＡｔＡｓクラッド層 ９・・・ｎ −
ＧａＡｓキャップ層 １０・・・ｐ側電極 １ｔ−＝ｎ
側電極 ２ ＋ −ｎ −ＧａＡｔＡｓ電流阻止層 ２
２・・・ｎ −ＧａＡｓ電流阻止層 ２３・・・ｐ−Ｇ
ａＡｓ基板 ３１・・・絶縁膜 ５１．５３・・埋込層
５２・・・高抵抗層 代理人 弁理士 杉 山 毅 至（他１名）（ａ） （ｂ） 第１図 （ａ） （ｂ）
Claims (1)
- 【特許請求の範囲】 １、基板上に設けられた凹凸に対応して形成される複数
本の光導波路によって構成される半導体レーザアレイ素
子において、前記光導波路を形成する凹凸部の両側に近
接して少なくとも１個の凹部あるいは凸部を形成したこ
とを特徴とする半導体レーザアレイ素子。 ２、半導体基板上にレーザ発振用光導波路を形成する凹
凸部とその両側に近接して少なくとも１個の凹部あるい
は凸部を形成する工程と、前記基板上に前記光導波路と
なる活性層を含むダブルヘテロ接合構造を成長させる工
程とを有することを特徴とする半導体レーザアレイ素子
の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14452287A JPS63307792A (ja) | 1987-06-09 | 1987-06-09 | 半導体レ−ザアレイ素子及びその製造方法 |
| US07/195,742 US4903274A (en) | 1987-05-19 | 1988-05-18 | Semiconductor laser array device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14452287A JPS63307792A (ja) | 1987-06-09 | 1987-06-09 | 半導体レ−ザアレイ素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63307792A true JPS63307792A (ja) | 1988-12-15 |
Family
ID=15364294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14452287A Withdrawn JPS63307792A (ja) | 1987-05-19 | 1987-06-09 | 半導体レ−ザアレイ素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63307792A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5042044A (en) * | 1989-04-28 | 1991-08-20 | Sharp Kabushiki Kaisha | Semiconductor laser device, a semiconductor wafer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60214580A (ja) * | 1984-04-10 | 1985-10-26 | Sharp Corp | 半導体レ−ザアレイ装置 |
-
1987
- 1987-06-09 JP JP14452287A patent/JPS63307792A/ja not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60214580A (ja) * | 1984-04-10 | 1985-10-26 | Sharp Corp | 半導体レ−ザアレイ装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5042044A (en) * | 1989-04-28 | 1991-08-20 | Sharp Kabushiki Kaisha | Semiconductor laser device, a semiconductor wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS606554B2 (ja) | 半導体レ−ザ装置 | |
| JP2009231773A (ja) | フォトニック結晶面発光レーザ素子およびその製造方法 | |
| US4903274A (en) | Semiconductor laser array device | |
| JP3115775B2 (ja) | 半導体レーザの製造方法 | |
| JPH04180283A (ja) | 半導体光素子及びその製造方法 | |
| JPS6343908B2 (ja) | ||
| JPS62169389A (ja) | 半導体レ−ザアレイ装置 | |
| US4791651A (en) | Semiconductor laser array device | |
| JPS63307792A (ja) | 半導体レ−ザアレイ素子及びその製造方法 | |
| US4914669A (en) | Semiconductor laser array apparatus | |
| US4815088A (en) | Semiconductor laser array device | |
| JPH0114717B2 (ja) | ||
| US4878223A (en) | Semiconductor laser array device | |
| JPS6257275A (ja) | 半導体レ−ザアレイ装置 | |
| JPS5864085A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPS6119186A (ja) | 二波長モノリシツク半導体レ−ザアレイの製造方法 | |
| JPH01175281A (ja) | 半導体レーザアレイ装置 | |
| JPS62165989A (ja) | 分布帰還型半導体レ−ザ素子 | |
| JPH06177480A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH065969A (ja) | 半導体レーザ装置 | |
| JPH07193322A (ja) | 半導体レーザアレイの製造方法 | |
| JPS63287080A (ja) | 半導体レ−ザの製造方法 | |
| JPS63287079A (ja) | 半導体レ−ザの製造方法 | |
| JPS60260183A (ja) | 半導体発光装置 | |
| JPS60227490A (ja) | 半導体レーザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |