JPS63308414A - 電気回路 - Google Patents

電気回路

Info

Publication number
JPS63308414A
JPS63308414A JP14306087A JP14306087A JPS63308414A JP S63308414 A JPS63308414 A JP S63308414A JP 14306087 A JP14306087 A JP 14306087A JP 14306087 A JP14306087 A JP 14306087A JP S63308414 A JPS63308414 A JP S63308414A
Authority
JP
Japan
Prior art keywords
capacitor
inverting input
electric circuit
voltage source
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14306087A
Other languages
English (en)
Inventor
Tetsuo Sato
哲雄 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14306087A priority Critical patent/JPS63308414A/ja
Publication of JPS63308414A publication Critical patent/JPS63308414A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は電気回路技術、さらには電荷積分を行う電気
回路に適用して有効な技術に関するもので、たとえば、
D/A変換器に利用して有効な技術に関するものである
。D/A変換器については例えば、日経エレクトロニク
ス 1982.1゜18  p、1g6〜p、203に
示されている。
[従来の技術] 本発明者は、D/A変換器などを構成するために、一種
の電荷積分を行う電気回路について検討した。以下は、
公知とされた技術ではないが、本発明者によって検討さ
れた技術であり、その概要は次のとおりである。
第3図は、本発明者らによって検討された電気回路の構
成例を示す。
同図に示す電気回路は、反転入力(−)と非反転入力(
十)を有する演算増幅器OPとMOS(金属−酸素膜一
半導体)からなる第1の容量C1と、この第1の容量C
1を第1の基準電位(接地電位)と上記反転入力(−)
とに切換接続するスイッチ回路S1と上記演算増幅器O
Pの反転入力(−)を非反転入力(+)仮想短絡させる
ような負帰還路に直列に挿入された第2の容量C2と、
上記非反転入力(−)に第2の基準電位V refを与
える電圧源1とを有している。
ここで、図示の例では、第1の基準電位は接地電位から
とっている。また、第2の容量C2には、その充電状態
を初期化するためのスイッチ回路S2が並列に接続され
ている。
次に、上述した電気回路の動作について説明する。
第3図において、先ず、回路の初期化を行う。
この初期化は、スイッチ回路S2をリセットパルスφR
で一時的にオンさせて、第2の容f+’= C2をゼロ
電位に放電させることにより行われる。このとき、第1
の容量C1は接地電位側に接続されてゼロ電位にある。
次に、スイッチ回路S1を切り換えて、第1の容量C1
を反転入力(−)側に接続する。すると、演算増幅器O
Pの負帰還動作によって、その反転入力(−)の電位が
非反転入力(+)の電位Vrefにほぼ等しくなるまで
、その出力から第2の容量C2を通して第1の容量C]
が充電される。つまり、反転入力(−)が非反転入力(
+)と心電位に仮想短絡されて、第1の容量C1が非反
転入力(−)の電位Vrefまで充電される。このとき
の充電電流は、演算増幅器○Pの出力から第2の容量C
2を充電しながら第1の容量C]に供給される。この結
果、第2の容1(i C2には第1の容量C1に充電さ
れたのと同量の電荷が充電される。
第2の容量C2に充電された電荷は、スイッチ回路S1
を接地電位側に戻して第1の容量C1を切り離した後も
、そのまま保持される。演算増幅器〇Pの出力側には、
第2の容RC2の充電電荷に応じた電圧Voutが現れ
る。
以上の動作をN回繰り返すと、第2の容量C2には、そ
の繰り返し回ごとに充電された電荷が蓄積される。そし
て、この蓄積電荷量に応じた電圧Voutが出力される
ここで、スイッチ回路S1の切換回数をN、第2の基準
電位をVref、第1.第2の容量の容量値をそれぞれ
C1,C2をすると、出力電圧voutは次式(1)の
ように表わすことができる。
したがって、スイッチ回路S1の切換をデジタル信号D
inによって行わせるとともに、その切換回路Nをデジ
タル信号Dinのデータ値に対応させるようにすれば、
これによってD/A変換を行わせることができる。
[発明が解決しようとする問題点] しかしながら、上述した技術には、次のような問題点の
あることが本発明者によってあきらかと一4= された。
すなわち、上述した電気回路では、その動作精゛度が第
1.第2の容量CI、C2の精度に依存する。また、上
述した電気回路によってD/A変換を行わせるためには
、第1の01に対する第2の容量の容量値比(C2/C
1)をデジタル信号Dinの最大データ値にしなければ
ならない。
たとえば、演算増幅器の最大出力レベルVomax=5
V、Vref=IV  デジタル信号Dinのデータ値
がO〜1023の範囲をとる場合には、微小で高精度の
容量を半導体集積回路装置内に構成することは困難であ
り、例えば第1の容量をIPF程度のMis容量によっ
て形成すると、第2の容量値は約256PFと大きな値
になり、半導体集積回路装置内に構成することができな
い。さらに第2の容量は容量値のバイアス依存性があっ
てはならない事もあり、半導体集積回路装置外に外付容
量として構成すべきである。この時、第1の容量はMO
8容量の製造上の絶対値バラツキ、±30%程度を覚悟
せざるを得す、この±30%の誤差はそのまま出力電圧
Voutの誤差となって現れる。
上記した手段によれば、非反転入力に与えられる第2の
基準電位は、上記電圧源によって任意にかつ自己整合的
に設定することができる。
上記第1の容量における容量値誤差によって演算増幅器
の出力側から取り出される出力電圧Voutは、上述し
た(1)式から示されるように、第1の容量の容量値に
比例するとともに、第2の基準電圧にも比例するように
なっている。
したがって、上記電圧源によって、第1の容量による誤
差分を補償できるような第2の基準電位を設定すること
ができる。
以上のようにして、必ずしも高精度な容量を使わなくて
も、動作の精度を高めることができるようにし、これに
よってたとえばD/A変換器などを高精度に構成できる
ようにする、という目的が達成される。
[実施例] 以下、本発明の好適な実施例を図面に基づいて説明する
なお、各図中、同一符号は同一あるいは相当部分を示す
第1図はこの発明による技術が適用された電気回路の一
実施例を示す。
同図に示す電気回路は、先ず、演算増幅器OP、スイッ
チ回路S1、第1.第2の容量C1,C2、および電圧
源などを有する。
演算増幅器opは反転入力(−)と非反転入力(+)を
有する。
第1の容量C1はMO8容量によって半導体集積回路装
置内に形成される。
スイッチ回路S1は、第1の容量C1を第1の基準電位
(接地電位)と上記反転入力(−)とに切換接続する。
この場合、第1の基準電位は接地電位からとっている。
第2の容量C2は、上記演算増幅器opの反転入力(−
)を非反転入力(+)と同電位に仮想短絡させるような
負帰還路に直列に挿入されている。
電圧源1は、上記非反転入力に第2の基準電位V re
fを与える。
ここで、図示の実施例では、スイッチ回路S1が切換が
デジタル信号Dinによって行われ、そのデジタル信号
Dinのデータ値に相当する回数Nだけ切換動作させら
れるようになっている。また、第2の容量C2には、そ
の充電状態を初期化するために、リセットパルスφRに
よって一時的にオンされるスイッチ回路S2が並列に接
続されている。リセットパルスφRは、1ワ一ド分のデ
ジタル信号Dinが入力されるごとに入力あるいは発生
される。
以上までの構成によってD/A変換動作を行う電気回路
が構成されている。
さらに、図示の実施例では、上述した構成に加えて、次
のような構成を有する。
すなわち、上記電圧源1は、その出力電位Vrefが任
意に可変設定可能な可変電圧源によって構成されている
。この可変電圧源1は、実施例では、8一 定電流回路2、スイッチ回路S3,84および第3の容
量C3によって構成される。
定電流回路2は電源vccから定電流■を流す。
この定電流■の大きさは、回路定数とくに抵抗素子の定
数を選ぶことによって任意に可変設定される。
スイッチ回路S3は定電流回路2と第3の容量C3との
間に直列に挿入され、通電制御パルスφ1によって定時
間tだけオン駆動される。スイッチ回路S4は第3の容
量C3に並列に接続され、リセット同期パルスφ2によ
って一時的にオン駆動される。
この場合、通電制御パルスφ1およびリセット同期パル
スφ2は、タイミング発生口M4から発せられる。タイ
ミング発生回路4は、プログラマブル・カウンタおよび
デコーダなどによって構成され、基準クロック発生回路
3から与えられる基準クロックφOと、デジタル信号D
inの1ワ一ド分が入力されるごとに入力あるいは発生
されるリセットパルスφRに基づいて、上記パルスφ1
゜φ2を発生する。基準クロック発生回路3は、水晶発
振子Xtalを周波数基準とすることにより時間精度が
非常に高いクロックφOを発生する。この基準クロック
φOに基づいて制御されるスイッチ回路S3によって、
第3の容量C3の通電時間tは、非常に構成塵に可変設
定されるようになっている。
以上のようにして、第2の容量C3は、定時間tだけ通
電される定電流■によって充電されるようになっている
。そして、このように充電される第3の容量C3の電位
が上記第2の基準電位Vrefとして上記非反転入力(
−)に与えられるようになっている。このとき得られる
第2の基1電圧Vrefは、定電流回路2の電流値をI
、第3の容量の容量値を03とすると、次式(2)のよ
うに表される。
第2図は、上記電圧源1の動作例を波形チャートによっ
て示す。同図に示すように、電圧源1の出力電位Vre
fは一定周期ごとに更新され、この更新が行われる合間
の時間T内にてD/A変換のための電荷積分の動作が行
われるようになっている。
次に、以上のように構成された電気回路について、その
動作例を説明する。   ゛ 先ず、第1図に示した電気回路は、第3図に示した回路
と同様に、デジタル信号Dinのデータ値に応じた電圧
Voutが演算増幅器opの出力側に現れるようになっ
ている。この出力電圧Voutは、デジタル信号Din
のデータ値すなわちスイッチ回路S1の切換回数をN、
第2の基準電位をVref、第1.第2の容量の容量値
をそれぞれC1,C2とすると、前述した式(1)と同
様、 となる。
ここで、式(3)中のVrefを上記式(2)で置き換
えると、出力電圧Voutは次の式(4)で表わされる
ようになる。
一11= 以上のように、上記第3の容量C3を充電する定電流■
の大きさとその通電時間tを選ぶことによって、上記第
2の基準電位Vrefを任意に可変設定することができ
る。この場合、上述したように、定電流Iの大きさは、
定電流回路2の回路定数によって任意に設定することが
できる。また、通電時間tは、水晶発振子Xtalを周
波数基準とする基準クロックφ0に基づいて高精度に制
御することができる。これにより、定電流1と通電時間
tのすくなくともいずれか一方だけでも高精度に可変設
定することができれば、第1の容量C1による誤差分を
補償できるような第2の基準電位Vrefを高精度に可
変設定することができる。
さらに、上述のようにして設定される第2の基準電位V
 refは、式(4)、に示されるように、上記第3の
容量C3の容量値に逆数に比例する。これにより、第1
の容量C1と第3の容量C1を、たとえば共に同一半導
体集積回路装置内にてMO=12− 8容量によって形成することなどにより、その容量値な
ども含めて同条件で形成すれば、温度などの環境条件に
よって生じる容量の変化が相殺されて、精度とともに安
定性も向上させられるようになる。
以上のようにして、必ずしも高精度な容量を使わなくて
も、動作の精度を高めることができる。
これによって、たとえばD/A変換器などを高精度に構
成することができる。
以上、本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。たとえば、上記電圧
源1は、抵抗による分圧回路だけによって構成すること
もできる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるD/A変換器に適用
した場合について説明したが、それに限定されるもので
はなく、たとえば、電荷測定回路あるいはダイナミック
動作型の増幅回路などにも適用できる。
[発明の効果] 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、必すしも高精度な容量を使わなくても、動作
の精度を高めることができ、これによって、たとえばD
/A変換器などを高精度に構成することができる、とい
う効果が得られる。
【図面の簡単な説明】
第1図はこの発明による電気回路の一実施例を示す回路
図、 第2図は同要部における動作例を示す波形チャート、 第3図はこの発明に先立って検出された電気回路の構成
例を示す回路図である。 OP・・・・演算増幅器、1・・・・可変電圧源、2・
・・・定電流回路、Sl、S2.S3.S4・・・・ス
イッチ回路、C1・・・・第1の容量、C2・・・・第
2の容量、Verf・・・・第2の基準電位、V ou
t・・・・出力電圧。 第  3  凶 んttf

Claims (1)

  1. 【特許請求の範囲】 1、反転入力と非反転入力を有する演算増幅器と第1の
    容量と、この第1の容量を第1の基準電位と上記反転入
    力とに切換接続するスイッチ回路と、上記演算増幅器の
    反転入力を非反転入力に仮想短絡させるような負帰還路
    に直列に挿入された第2の容量と、上記非反転入力に第
    2の基準電位を与える電圧源とを備えた電気回路であっ
    て、上記電圧源は、その出力電位が任意に可変設定可能
    な可変電圧源であることを特徴とする電気回路。 2、上記電圧源は、定時間だけ通電される定電流によっ
    て充電される第3の容量を備え、この第3の容量の充電
    電位が第2の基準電位として上記非反転入力に与えられ
    ることを特徴とする特許請求の範囲第1項記載の電気回
    路。 3、上記第2の容量および第3の容量の充電状態をそれ
    ぞれに初期化するスイッチ回路を備えたことを特徴とす
    る特許請求の範囲第1項記載または第2項の電気回路。 4、上記第3の容量は、上記第1の容量と同条件で形成
    された容量であることを特徴とする特許請求の範囲第1
    項から第3項までのいずれかに記載の電気回路。
JP14306087A 1987-06-10 1987-06-10 電気回路 Pending JPS63308414A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14306087A JPS63308414A (ja) 1987-06-10 1987-06-10 電気回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14306087A JPS63308414A (ja) 1987-06-10 1987-06-10 電気回路

Publications (1)

Publication Number Publication Date
JPS63308414A true JPS63308414A (ja) 1988-12-15

Family

ID=15329977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14306087A Pending JPS63308414A (ja) 1987-06-10 1987-06-10 電気回路

Country Status (1)

Country Link
JP (1) JPS63308414A (ja)

Similar Documents

Publication Publication Date Title
US4806846A (en) High accuracy direct reading capacitance-to-voltage converter
US4604584A (en) Switched capacitor precision difference amplifier
JPS5835670A (ja) スイッチト・キヤパシタ積分器
US4496858A (en) Frequency to voltage converter
JPS62149215A (ja) 時定数回路
JPS6230529B2 (ja)
US20030099233A1 (en) Switched-capacitor integrator
KR940000702B1 (ko) 조절가능한 cmos 히스테리시스 제한기와, 출력신호 발생방법, 및 신호 처리방법
JP3324527B2 (ja) 利得制御回路及びその制御方法
JPS63308414A (ja) 電気回路
JP2710507B2 (ja) 増幅回路
US4616145A (en) Adjustable CMOS hysteresis limiter
JPH0810816B2 (ja) 発振回路
JP7855071B2 (ja) スイッチングレギュレータ
JPH0993086A (ja) スイッチトキャパシタ回路及びこれを用いた信号処理回路
JP3703387B2 (ja) サンプル&ホールド回路
JPH03185915A (ja) スイッチト・キャパシタ型ヒステリシスコンパレータ回路
JPH05243857A (ja) オフセット不感型スイッチトキャパシタ増幅回路
CN108566173B (zh) 一种采用cmos工艺芯片内部的rc时间常数校正电路
JPH10293999A (ja) サンプルホールド回路
JPS6396800A (ja) Cmosサンプルホ−ルド回路
JPS63251820A (ja) 定電流源回路
JPH0795690B2 (ja) A/d変換器
WO2023243050A1 (ja) スイッチングレギュレータ
JPS6345918A (ja) 基準電圧回路