JPS63315940A - アモルファスシリコンを用いたイオンセンシング電界効果トランジスタとその製造方法 - Google Patents
アモルファスシリコンを用いたイオンセンシング電界効果トランジスタとその製造方法Info
- Publication number
- JPS63315940A JPS63315940A JP62152512A JP15251287A JPS63315940A JP S63315940 A JPS63315940 A JP S63315940A JP 62152512 A JP62152512 A JP 62152512A JP 15251287 A JP15251287 A JP 15251287A JP S63315940 A JPS63315940 A JP S63315940A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- amorphous silicon
- present
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアモルファスシリコンを用いたイオンセンシン
グ電界効果トランジスタ（以下ｌ５ＦＥＴ）という）と
その製造方法に係り、特にＰ Ｈ特性の測定に適したＴ
ＳＦＥＴとその製造方法に関する。
グ電界効果トランジスタ（以下ｌ５ＦＥＴ）という）と
その製造方法に係り、特にＰ Ｈ特性の測定に適したＴ
ＳＦＥＴとその製造方法に関する。
最近、ｌ５ＦＥＴを用いた微小バイオセンサに関する研
究開発が進められ、例えばウレアーゼ、ＡＴＰａｇｅ、
アセチルコリンレセプター等の生体素子をｌ５ＦＥＴ上
に固定化して各種の微小バイオセンサが作製されている
。
究開発が進められ、例えばウレアーゼ、ＡＴＰａｇｅ、
アセチルコリンレセプター等の生体素子をｌ５ＦＥＴ上
に固定化して各種の微小バイオセンサが作製されている
。
その−例を第８図に示す。図において、このｌ５ＦＥＴ
はｐ型車結晶Ｓｉの基板上の一部にｎ型のソース領域、
ドレイン領域を形成し、さらに、基板上にシリカ（Ｓｍ
０２）及び窒化ケイ素（Ｓ１３Ｎ４）を形成してバイオ
センサに用いられるｌ５ＦＥＴを完成している。
はｐ型車結晶Ｓｉの基板上の一部にｎ型のソース領域、
ドレイン領域を形成し、さらに、基板上にシリカ（Ｓｍ
０２）及び窒化ケイ素（Ｓ１３Ｎ４）を形成してバイオ
センサに用いられるｌ５ＦＥＴを完成している。
しかし、従来使用してきたｌ５ＦＥＴは単結晶Ｓｉ基板
や、サファイヤ及びスピフル上にＳｉ単結晶をエピタキ
シィ化した構造の所謂ＳＯ８基板を素子材料として用い
ているため高価であり、製造工程が煩雑で長時間を要す
るという欠点があった。また、ｌ５ＦＥＴは上記基板を
用いて作製後、ダイシングにより切断しなければならな
いため、素子自体を微小化できてもダイシングにより完
成品の大きさが制限されていた。さらに、基板自体がも
ろいため、この点からも全体の微小化に問題があった。
や、サファイヤ及びスピフル上にＳｉ単結晶をエピタキ
シィ化した構造の所謂ＳＯ８基板を素子材料として用い
ているため高価であり、製造工程が煩雑で長時間を要す
るという欠点があった。また、ｌ５ＦＥＴは上記基板を
用いて作製後、ダイシングにより切断しなければならな
いため、素子自体を微小化できてもダイシングにより完
成品の大きさが制限されていた。さらに、基板自体がも
ろいため、この点からも全体の微小化に問題があった。
本発明は上記問題点を解決するためのもので、プラズマ
ＣＶＤを使用して、機械的強度の強い基板上にａ−３ｉ
：Ｈを用いた新規なｌ５ＦＥＴとその製造方法を提起す
ることを目的とする。
ＣＶＤを使用して、機械的強度の強い基板上にａ−３ｉ
：Ｈを用いた新規なｌ５ＦＥＴとその製造方法を提起す
ることを目的とする。
そのために本発明のｌ５ＦＥＴは、ガラス基板上にアル
ミニウム電極と、該電極上に形成されるｎ′″層と、全
面にアモルファスシリコン層、アモルファス窒化シリコ
ン層と、酸化ケイ素層とを順次形成することを特徴とす
る。
ミニウム電極と、該電極上に形成されるｎ′″層と、全
面にアモルファスシリコン層、アモルファス窒化シリコ
ン層と、酸化ケイ素層とを順次形成することを特徴とす
る。
本発明のＩ Ｓ Ｆ ＩＥ Ｔは、ガラス基板上にアル
ミニウムを蒸着し、パターニングして電極を形成し、Ｐ
ｌｈ、Ｈ□、ＳｉＨ４のガス中でプラズマＣＶＤ、パタ
ーニングによりｎ９層を形成し、次いで、ＳｉＨ，、Ｈ
ｚのガス中でプラズマＣＶＤによりアモルファスシリコ
ン層を形成し、次いで、５ｔＨａ 、Ｈｚ 、ＮＨ３の
ガス中でアモルファス窒化シリコン層を形成し、最後に
、真空薄着法により酸化ケイ素層を形成することにより
機械的強度の強い基板上に自由に素子を形成する。
ミニウムを蒸着し、パターニングして電極を形成し、Ｐ
ｌｈ、Ｈ□、ＳｉＨ４のガス中でプラズマＣＶＤ、パタ
ーニングによりｎ９層を形成し、次いで、ＳｉＨ，、Ｈ
ｚのガス中でプラズマＣＶＤによりアモルファスシリコ
ン層を形成し、次いで、５ｔＨａ 、Ｈｚ 、ＮＨ３の
ガス中でアモルファス窒化シリコン層を形成し、最後に
、真空薄着法により酸化ケイ素層を形成することにより
機械的強度の強い基板上に自由に素子を形成する。
以下、本発明のｌ５ＦＥＴの構造と製造工程を図面を参
照して説明する。
照して説明する。
第１図は本発明によるｌ５ＦＥＴであり、図中１はガラ
ス板からなる基板、２．３はアルミニウム電極であり、
それぞれソース、ドレインである。
ス板からなる基板、２．３はアルミニウム電極であり、
それぞれソース、ドレインである。
４はアルミニウム電極２，３上に形成されたｎ０層、５
はアモルファスシリコン層（以下ａ−’ｆ。
はアモルファスシリコン層（以下ａ−’ｆ。
１：Ｈという）、６はアモルファス窒化シリコン層（以
下ａ ５ＩＮ）＋という）、７は膜状の酸化ケイ素層
（Ｓｉｎ）である。
下ａ ５ＩＮ）＋という）、７は膜状の酸化ケイ素層
（Ｓｉｎ）である。
本発明のｌ５ＦＥＴは、第２図に示すようなプラズマＣ
ＶＤ装置により作製される。第２図において、基板はチ
ャンバー内のプラズマ中に配置され、所望の層形成に応
して準備されたシラン（ＳｉＨａ）、水素（Ｈ２）、ア
ンモニア（ＮＨ：１）。
ＶＤ装置により作製される。第２図において、基板はチ
ャンバー内のプラズマ中に配置され、所望の層形成に応
して準備されたシラン（ＳｉＨａ）、水素（Ｈ２）、ア
ンモニア（ＮＨ：１）。
水素化リン（ＰＨ：＋）のガスを適宜チャンバー内に供
給して、プラズマ状態で層形成を行う。
給して、プラズマ状態で層形成を行う。
次に、第３図（Ａ）〜（Ｅ）の製造工程に沿って、本発
明のｌ５ＦＥＴの製造方法を説明する。
明のｌ５ＦＥＴの製造方法を説明する。
第３図（イ）〜（ホ）において、図番ｌ〜７は第１図と
同一のものには同し図番を付している。
同一のものには同し図番を付している。
まず、本発明のアモルファスｌ５ＦＥＴの製造に先たち
、洗浄したガラス基板１を用意し、第３図（イ）に示す
ように、該基板１上にアルミニウムを真空蒸着し、パタ
ーニングしてアルミニウム電極２．３を形成した。次い
で、該基板ｌをプラズマＣＶＤ装置の所定位置に設置し
、ＰＨ＊、Ｓｉ Ｈ４，Ｈｚガスを注入して、１０−’
Ｔ ｏ ｒ ｒ 〜１５０ｍＴｏｒｒの圧力、３ｎ＋°
Ｃ１プラズマ出力６Ｗの条件下で１０分間反応させてｎ
″″層を形成し、次に、チャンバーを開きエツチングを
含むパターニングを行って、アルミニウム電極２゜３上
にのみｎ＋層を形成した。次に、再びプラズマＣＶＤ装
置を用い、３ｉＨ４，Ｈｚガスを注入して、ｌＯＯｍＴ
ｏｒｒの圧力で２０分間反応させてａ−５ｉ ： ＩＩ
ＪＱｊ５を形成した。続いて、同様にプラズマＣＶＤ装
置を用い、ＳｉＨ，、ＮＨ。
、洗浄したガラス基板１を用意し、第３図（イ）に示す
ように、該基板１上にアルミニウムを真空蒸着し、パタ
ーニングしてアルミニウム電極２．３を形成した。次い
で、該基板ｌをプラズマＣＶＤ装置の所定位置に設置し
、ＰＨ＊、Ｓｉ Ｈ４，Ｈｚガスを注入して、１０−’
Ｔ ｏ ｒ ｒ 〜１５０ｍＴｏｒｒの圧力、３ｎ＋°
Ｃ１プラズマ出力６Ｗの条件下で１０分間反応させてｎ
″″層を形成し、次に、チャンバーを開きエツチングを
含むパターニングを行って、アルミニウム電極２゜３上
にのみｎ＋層を形成した。次に、再びプラズマＣＶＤ装
置を用い、３ｉＨ４，Ｈｚガスを注入して、ｌＯＯｍＴ
ｏｒｒの圧力で２０分間反応させてａ−５ｉ ： ＩＩ
ＪＱｊ５を形成した。続いて、同様にプラズマＣＶＤ装
置を用い、ＳｉＨ，、ＮＨ。
、Ｈ２ガスを注入して、１５０ｍＴｏｒｒの圧力で５０
分間反応させてａ ＳｉＮｘ層６を形成した。最後に
アルミニウム電極２，３ににワイヤーポンディングした
後、真空蒸着法により膜状の３１０層７を表面に蒸着し
た。
分間反応させてａ ＳｉＮｘ層６を形成した。最後に
アルミニウム電極２，３ににワイヤーポンディングした
後、真空蒸着法により膜状の３１０層７を表面に蒸着し
た。
こうして本発明のａ−ＩＳＦＥＴが完成した。
第４図に、得られた本発明のａ−ＩＳＦＥＴのａ ５
ｉＮｙ上にゲートとしてアルミニウム電極８を形成した
ときＦＥＴのＶ、、−１□特性を示す。
ｉＮｙ上にゲートとしてアルミニウム電極８を形成した
ときＦＥＴのＶ、、−１□特性を示す。
図から明らかなように、■９−０でｌ−ａ＝Ｏ１■９〉
０で１□が増加するエンハンスメントモードのＦＥＴと
して（す３作していることがわかる。
０で１□が増加するエンハンスメントモードのＦＥＴと
して（す３作していることがわかる。
次に、本発明のａ−ＩＳＦＥＴにょるＰ ｔｌ測定につ
いて説明する。
いて説明する。
第５図は本発明のａ−１３ＦＥＴを用いた測定システム
のブロック図で、１１はセル、１２は参Ｈ，ｑ６極、１
３はａ−ＩＳＦＥＴ、１４はン容ン夜、１５．１６は演
算増幅器、１７は測定器、１８は記録計である。
のブロック図で、１１はセル、１２は参Ｈ，ｑ６極、１
３はａ−ＩＳＦＥＴ、１４はン容ン夜、１５．１６は演
算増幅器、１７は測定器、１８は記録計である。
図において、参照電極ＡｇＣ＋電極１２により／８液１
４の電位を一定Ｇこ保ち、電圧フォロワーを構成する増
幅器１５を通して一定電流を流し、溶液のＰ Ｈ変化に
より生じる溶液−３ｉＯ界面の界面電位をソース電位と
して取り出し、電圧フォロワーを構成する増幅器１６を
通して測定器１７により測定すると共に、記録計１８に
より記録する。
４の電位を一定Ｇこ保ち、電圧フォロワーを構成する増
幅器１５を通して一定電流を流し、溶液のＰ Ｈ変化に
より生じる溶液−３ｉＯ界面の界面電位をソース電位と
して取り出し、電圧フォロワーを構成する増幅器１６を
通して測定器１７により測定すると共に、記録計１８に
より記録する。
第６図は第５図の測定システムによるＰＨ測定結果を示
す図である。
す図である。
１０ｍＭＴｒ ｉ ５−ＨＣ１ｉｌ衝液を用いて１８″
Ｃで行ったもので、ａ−ＩＳＦＥＴを緩衝液に浸し、１
０分後の出力電力をプロットした。ｐ＋＋５〜Ｐ ＨＩ
Ｏの間で直線性が認められ、その傾きはＩ Ｐ Ｈあ
たり約５０ｍＶである。
Ｃで行ったもので、ａ−ＩＳＦＥＴを緩衝液に浸し、１
０分後の出力電力をプロットした。ｐ＋＋５〜Ｐ ＨＩ
Ｏの間で直線性が認められ、その傾きはＩ Ｐ Ｈあ
たり約５０ｍＶである。
第７図は本発明のａ−１３ＦＥＴの応答特性を示す図で
る。
る。
本発明のａ−ＩＳＦＥＴをＰＨ７の緩衝液に浸し、界面
が安定した後にＩＮのＨＣＩ、ＩＮのＮａ Ｏｔｌを加
えた場合の出力応答を示している。酸、アルカリを加え
ると直ちに応答し、３０秒以内に界面電位は定常値に達
した。
が安定した後にＩＮのＨＣＩ、ＩＮのＮａ Ｏｔｌを加
えた場合の出力応答を示している。酸、アルカリを加え
ると直ちに応答し、３０秒以内に界面電位は定常値に達
した。
以上のように本発明の製造方法により得られたａ−１３
ＦＥＴは、プラズマＣＶＤ装置を使用して、アモルファ
スシリコンを用い、かつ基尋反に廉価で強固なガラスあ
るいはプラスチックを用いるので、製造工程を短縮化し
かつ素子自体の微小化を可能にする。
ＦＥＴは、プラズマＣＶＤ装置を使用して、アモルファ
スシリコンを用い、かつ基尋反に廉価で強固なガラスあ
るいはプラスチックを用いるので、製造工程を短縮化し
かつ素子自体の微小化を可能にする。
ちなみに、従来のｌ５ＦＥＴと本発明のａ−ＩＳＦＥＴ
の製造上の差異と比較すると下記のようになる。
の製造上の差異と比較すると下記のようになる。
以上の通り、本発明のａ−ＩＳＦＥＴの方がその素子自
体ともとより製造方法においてもを利であるこきが理解
されるであろう。
体ともとより製造方法においてもを利であるこきが理解
されるであろう。
【図面の簡単な説明】
第１図は本発明のａ−ＩＳＦＥＴの構造図、第２図は本
発明の製造方法に用いるプラズマＣＶＤ装置、第３図（
イ）〜（ホ）は本発明のａ−１５ＦＥＴの製造工程の説
明図、第４図はａ−ＩＳＦＥＴのＦＥＴ特性図、第５図
は本発明のａ−１ＳＦＥＴを用いた測定システムのブロ
ック図、第６図はａ−ＩＳＦＥＴのＰＨ特性測定結果を
示す図、第７図は本発明のａ−ＩＳＦＥＴの応答特性を
示す図、第８図は従来のｌ５ＦＥＴの構造口である。 ｌ・・・ガラス（反、２，３・・・アルミニウム電極、
４、、・ｎ ４層、５−・−ａ−５ｉ ： Ｉ（，６・
・・ａ Ｓ ＋ Ｎ ｗ層、７・・・Ｓｉ０層、１１
・・・セル、１２・・・参照電極、１３・・−ａ −Ｉ
５ＦＥＴ、１４−？Ｓ液、１５．１６・・・演算増幅
器、１７・・・測定器、］８・・・記録計。 出 願 人 新技術開発事業団 代理人 弁理士 蛭 川 昌 信 第３図 （計蔚 図） （７ご 図り＋＠ 堵
＋ ｃｏ へ −−県 ） ） も ち
へ −１） （晴
へ ％ 叫 ・ ＾） 四
Ｎム 羽 朶 ゝ
発明の製造方法に用いるプラズマＣＶＤ装置、第３図（
イ）〜（ホ）は本発明のａ−１５ＦＥＴの製造工程の説
明図、第４図はａ−ＩＳＦＥＴのＦＥＴ特性図、第５図
は本発明のａ−１ＳＦＥＴを用いた測定システムのブロ
ック図、第６図はａ−ＩＳＦＥＴのＰＨ特性測定結果を
示す図、第７図は本発明のａ−ＩＳＦＥＴの応答特性を
示す図、第８図は従来のｌ５ＦＥＴの構造口である。 ｌ・・・ガラス（反、２，３・・・アルミニウム電極、
４、、・ｎ ４層、５−・−ａ−５ｉ ： Ｉ（，６・
・・ａ Ｓ ＋ Ｎ ｗ層、７・・・Ｓｉ０層、１１
・・・セル、１２・・・参照電極、１３・・−ａ −Ｉ
５ＦＥＴ、１４−？Ｓ液、１５．１６・・・演算増幅
器、１７・・・測定器、］８・・・記録計。 出 願 人 新技術開発事業団 代理人 弁理士 蛭 川 昌 信 第３図 （計蔚 図） （７ご 図り＋＠ 堵
＋ ｃｏ へ −−県 ） ） も ち
へ −１） （晴
へ ％ 叫 ・ ＾） 四
Ｎム 羽 朶 ゝ
Claims (2)
- （１）ガラス基板上に、アルミニウム電極と、該電極上
に形成されるｎ＾＋層と、全面にアモルファスシリコン
層と、アモルファス窒化シリコン層と、酸化ケイ素層と
を順次形成したことを特徴とするイオンセンシング電界
効果トランジスタ。 - （２）ガラス基板上にアルミニウムを蒸着しパターニン
グして電極を形成する工程と、ＰＨ＿３、Ｈ＿２、Ｓｉ
Ｈ＿４のガス中でプラズマＣＶＤ、パターニングにより
電極表面上にｎ￣＋層を形成する工程と、ＳｉＨ＿４、
Ｈ＿２のガス中でプラズマＣＶＤによりアモルファスシ
リコン層を形成する工程と、ＳｉＨ＿４、Ｈ＿２、ＮＨ
＿３のガス中でアモルファス窒化シリコン層を形成する
工程と、酸化ケイ素層を蒸着形成する工程とからなるイ
オンセンシング電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62152512A JPS63315940A (ja) | 1987-06-19 | 1987-06-19 | アモルファスシリコンを用いたイオンセンシング電界効果トランジスタとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62152512A JPS63315940A (ja) | 1987-06-19 | 1987-06-19 | アモルファスシリコンを用いたイオンセンシング電界効果トランジスタとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63315940A true JPS63315940A (ja) | 1988-12-23 |
Family
ID=15542072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62152512A Pending JPS63315940A (ja) | 1987-06-19 | 1987-06-19 | アモルファスシリコンを用いたイオンセンシング電界効果トランジスタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63315940A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6338874B1 (en) * | 1993-01-28 | 2002-01-15 | Applied Materials, Inc. | Method for multilayer CVD processing in a single chamber |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59136649A (ja) * | 1983-01-25 | 1984-08-06 | Kuraray Co Ltd | 化学的感応性半導体センサ− |
| JPS6276069A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | ピツクアツプ送り機構 |
-
1987
- 1987-06-19 JP JP62152512A patent/JPS63315940A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59136649A (ja) * | 1983-01-25 | 1984-08-06 | Kuraray Co Ltd | 化学的感応性半導体センサ− |
| JPS6276069A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | ピツクアツプ送り機構 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6338874B1 (en) * | 1993-01-28 | 2002-01-15 | Applied Materials, Inc. | Method for multilayer CVD processing in a single chamber |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2813023B2 (ja) | Ｍｉｓ型ダイヤモンド電界効果トランジスタ | |
| EP0344863B1 (en) | A method of producing a thin film transistor | |
| JPH01135070A (ja) | 半導体基板の製造方法 | |
| EP0235024B1 (en) | Enzyme sensor and method of manufacture same | |
| JP2000356619A (ja) | ｐＨセンサおよびそれを使用したｐＨ測定方法 | |
| JPH09203721A (ja) | ｐＨセンサおよびそれを用いたワンチップｐＨセンサ | |
| CN101964360A (zh) | 离子敏感场效晶体管及其制造方法 | |
| KR950009904A (ko) | 입자 크기가 큰 다결정 규소 박막의 제조 방법 | |
| JPH1131820A (ja) | 高ゲルマニウム含量を有するｍｏｓトランジスタゲートの製造方法 | |
| JPS63315940A (ja) | アモルファスシリコンを用いたイオンセンシング電界効果トランジスタとその製造方法 | |
| JPH07183477A (ja) | 半導体基板の製造方法 | |
| JPH01243572A (ja) | 相補型薄膜トランジスタ及びその製造方法 | |
| US4791071A (en) | Dual dielectric gate system comprising silicon dioxide and amorphous silicon | |
| JPH03104209A (ja) | 半導体装置の製造方法 | |
| JPH02219252A (ja) | 半導体装置の製造方法 | |
| CN108054273A (zh) | 一种场效应晶体管式磁传感器、其制备方法与使用方法 | |
| JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0770726B2 (ja) | 炭化珪素を用いた電界効果トランジスタ | |
| JPS62283679A (ja) | 半導体圧力センサの製造方法 | |
| JPH05129286A (ja) | 窒化シリコン膜 | |
| JPH0397271A (ja) | イメージセンサ | |
| KR980006497A (ko) | 습도감지 전계효과트랜지스터 및 그 제조방법 | |
| JPS60252253A (ja) | Ｆｅｔセンサ | |
| JP2590607B2 (ja) | 液晶表示装置の製造方法 | |
| JPS59127860A (ja) | 半導体装置の製造法 |