JPS63317860A - アドレス変換バッファ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 仮想計算機を制御する計算機におけるアドレス変換バッ
ファの制御方式に関し、 複数仮想プロセッサ構成の仮想計算機の、アドレス変換
バッファのパージ範囲を縮小して、アドレス変換性能低
下を防ぐ制御方式を目的とし、仮想空間の所定のページ
については、仮想プロセッサごとに異なる実ページの割
当を要する、複数仮想プロセッサ構成の仮想計算機を制
御し、該所定ページがアクセスされる場合には、該仮想
プロセッサごとに定まる該実ページの絶対アドレスを生
成してアクセスを実行し、該ページと該絶対アドレスと
の対応情報をアドレス変換バッファに保持する計算機の
、該仮想プロセッサの切換に際し、該仮想計算機のペー
ジテーブルの、該所定ページに対応する項の内容を保持
する所定の記憶領域と、ページテーブルの指定項をオペ
ランドとして、該指定項と、前記アドレス変換バッファ
上の該指定項に対応するページの絶対アドレスを保持す
る項とを無効化する命令の実行手段と、該記憶領域をオ
ペランドに指定して該命令実行手段を実行させた後、該
仮想プロセッサを切り換える手段によって構成する。

〔産業上の利用分野〕

本発明は、仮想計算機を制御する計算機におけるアドレ
ス変換バッファの制？１１方式に関する。

アドレス変換バッファは公知のように、仮想記憶方式の
計算機で、アクセスのあった主記憶アドレスのアドレス
変換情報を保存して、その後の変換処理に利用すること
により、アドレス変換を高速化するためのバッファであ
るが、公知の仮想計算機で複数の仮想プロセッサを有す
る場合には、バッファのアドレス変換性能を維持するた
めに制御上特別の考慮を要する場合がある。

〔従来の技術〕

仮想空間を実現する計算機では、公知のように実行する
プログラムから発生される仮想アドレスを実際の主記憶
装置上のアドレスを表す絶対アドレスに変換することに
より、主記憶装置上の所要の情報へのアクセスを実行す
ることができる。

そのために、アクセス要求を処理する場合には、計算機
の例えば第２図に示すアクセス制御部２が、先ずアドレ
ス変換バッファ３を検索し、要求の仮想アドレスに対す
るアドレス変換情報が記憶されていれば、それによって
アドレス変換を実行する。

アドレス変換バッファ３は、例えば第３図に示すように
、仮想アドレス欄１０と絶対アドレス欄１１とを有する
項を所要数配列した構成のバッファであって、仮想アド
レス［１０に保持されるページの仮想アドレスが、アク
セス要求の仮想アドレスと一敗する項を検索する公知の
機構を有し、アクセス制御部２は、そのようにして検出
された項の絶、対アドレス欄１１の内容をアドレス変換
結果の絶対アドレスとして使用する。

なお、有効表示８１２は各項の内容の有効性を表示する
欄で、前記の検索では有効状態を表示している項のみが
検索されるようにする。又ドメイン識別子欄１３につい
ては後述する。

もし前記の検索の結果、該当する仮想アドレスの情報が
アドレス変換バッファ３に無い場合には、アドレス変換
部４に要求して、主記憶装置上に設けられたページテー
ブル５によるアドレス変換を行う。

アドレス変換部４は公知の方式によって、実行中のプロ
グラムの属する管理単位ごと（又は仮想空間ごと）に定
まるベースアドレス（例えばセグメントオリジンという
）と、仮想アドレスの一部（例えばセグメントアドレス
と呼ばれるアドレスビット列の上位部分）によって定ま
る１つのページテーブル５を決定して、仮想アドレスの
他の部分（ページアドレス部分）で定まる項に保持され
るアドレスを読み出す。

ページテーブル５の各項は、仮想空間の各ページと対応
し、当該ページが主記憶装置にロードされている場合１
こ、その記憶領域の実アドレスを保持する。主記憶装置
にロードされていない場合には、その項の有効表示によ
って無効状態を示すので、その場合にはページを外部記
憶装置から主記憶装置ヘロードするための処理が開始さ
れるが詳細は省略する。

アドレス変換部４は、ページテーブル５によって実アド
レスを決定すると、それをプレフィクス制御部６に渡す
。

プレフィクス制御部６は、実アドレスが所定の値（例え
ば６）を持つ、いわゆるプレフィクス領域である場合に
は、そのプロセッサに固有の値として制御レジスタ７に
保持されているプレフィクス値を実アドレスに加えた値
を絶対アドレスとし、その他の場合には実アドレスをそ
のま＼絶対アドレスとする、いわゆるプレフィク制御を
行って、絶対アドレスをアクセス制御部２に渡す。

アクセス制御部２は、その絶対アドレスによって主記憶
装置のアクセスを実行すると共に、現に得られた絶対ア
ドレスと仮想アドレスとの対をアドレス変換バッファに
格納する処理を行う。

前記プレフィクス領域は、公知のようにハードウェア領
域等と呼ばれる特殊用途のために、通常主記憶装置のＯ
番地から取られ、複数のプロセッサがある計算機では、
それぞれに異なる主記憶領域を割り当てる必要のある領
域である。

その場合に、各プロセッサで実行するプログラムからの
アクセスを同じように見せるために、この領域を０番地
からはじまる実ページとして、仮想空間のページ０に割
り当て、前記のようなプレフィクス制御によってアクセ
スするプロセッサごとに異なる絶対アドレスを自動的に
得るようにし、絶対アドレスに対してそのプレフィラス
制御前のアドレスを実アドレスと呼ぶ。

仮想計算機の一方式を制御する計算機の場合には、一つ
の仮想計算機を構成する環境をドメインとして管理し、
ドメインには実際の主記憶装置から切り出す連続領域を
、仮想の主記憶装置の領域として割り当てる。

そのドメインを実行する場合には、計算機の仮想計算機
制御部１が所定の制御レジスタ８に前記割当領域の先頭
の絶対アドレス（以下においてドメイン先頭アドレスと
いう）及びドメインを識別するためのドメイン識別子を
設定しておく。

このようにして、あるドメインの実行における主記憶ア
クセスの制御におけるアドレス変換バッファ３の検索に
おいて、前記の制御に加えて制御レジスタ８のドメイン
識別子を検索条件に加え、又ベージテーブル５によって
絶対アドレスを決定した場合には、アクセス制御部２は
プレフィクス制御部６から受は取る絶対アドレスに制御
レジスタ８のドメイン先頭アドレスを加えて、実際の主
記憶装置上のアドレスを得る。

アクセス制御部２は、そのアドレスによって主記憶装置
へのアクセスを実行すると共に、そのアドレスと仮想ア
ドレスとのアドレス対を、前記と同様にアドレス変換バ
ッファ３に格納し、その際制御レジスタ８のドメイン識
別子をアドレス変換バッファ３のドメイン識別子欄１３
に設定する。

このような制御の下で実行される仮想計算機が、複数の
仮想プロセッサを有する構成の場合に、仮想計算機制御
部１は、仮想プロセッサを切り換える場合に、仮想プロ
セッサごとのプレフィクス値を制御レジスタ７に設定し
て制御を渡すので、プレフィクス領域であるページ０へ
のアクセスがあった場合には、各仮想プロセッサごとに
異なる絶対アドレスが得られて、アクセスが行われると
共に、そのアドレスがアドレス変換バッファ３に記憶さ
れる。

従って、同じドメインの第１の仮想プロセッサが、前記
のようにページＯにアクセスを実行して、アドレス変換
バッファ３にそのアドレス対が記憶された状態において
、第２の仮想プロセッサへ切換が行われてページＯにア
クセスしようとすると、アドレス変換バッファ３に同じ
ドメイン識別子でページＯのアドレス変換情報が記憶さ
れているので、その絶対アドレスを使用して第１の仮想
プロセッサのプレフィクス領域へアクセスが行われてし
まう。

このような不都合を避けるために、仮想プロセッサの切
換に際して仮想計算機制御部１は、アドレス変換バッフ
ァ３の各項を無効化する変換バッファパージ命令９を実
行した後、新しい仮想プロセッサに制御を渡すようにし
ている。

変換バッファパージ命令９は、制御レジスタ８のドメイ
ン識別子によって、アドレス変換バッファ３の中の同じ
ドメイン識別子を持つ項を無効化するようにパージ制御
を行う命令である。

〔発明が解決しようとする問題点〕

前記の仮想プロセッサ切換時の制御Ｉｌによれば、切換
後のページＯヘアクセスにおいては、改めてプレフィク
ス制御が行われるので正しい絶対アドレスを得ることが
できるが、アドレス変換バッファ３に蓄積された、当ド
メインのアドレス変換情報がすべて利用できなくなるの
で、切換後の初期は殆どのアクセスにおいてページテー
ブル５を経由するアドレス変換が必要になり、アドレス
変換によるオーバヘッドの増大という問題がある。

本発明は、前記の場合におけるアドレス変換バッファの
パージ範囲を縮小して、アドレス変換性能の低下を防ぐ
制御方式を目的とする。

〔問題点を解決するための手段〕

第１図は、本発明の構成を示すブロック図である。

図は計算機の構成を示し、２０は仮想計算機の仮想プロ
セッサ切換において、仮エントリ２１を設定して、ペー
ジテーブルエントリ無効化命令２２を実行するようにし
た仮想計算機制御部である。

〔作　用〕

仮想計算機制御部２０は、仮想プロセッサの切換に際し
て、先ず所定の記憶領域に仮エントリ２１を設定する。

仮エントリ２１はページテーブルの各項と同じ構成とし
、実アドレスにプレフィクス領域のページに対応する値
を設定する。

次にこの仮エントリ２１の記憶領域をオペランドとして
指定するページテーブルエントリ無効化命令２２を実行
する。ページテーブルエントリ無効化命令２２は、オペ
ランドとして指定されたページテーブルの項を無効化し
、又その項の内容から定まる絶対アドレスを決定して、
アドレス変換バッファの中の、そのアドレスを絶対アド
レス欄に保持する項を無効化する命令とする。

従って、前の仮想プロセッサのアクセスＧζよってアド
レス変換バッファにプレフィクス領域のアドレス変換情
報が記憶されていた場合には、その項が仮エントリ２１
をオペランドとするページテーブルエントリ無効化命令
２２の実行により無効化される。しかし、仮エントリ２
１を指定しているので、実際のページテーブルの項は影
響されない。

以上により、アドレス変換バッファ上から、プレフィク
ス領域に関する項のみがパージされ、その他のアドレス
変換情報を保存したま一仮想プロセッサを切り換えるこ
とができる。

〔実施例〕

第１図において、アクセス制御部２、アドレス変換バッ
ファ３、アドレス変換部４、プレフィクス制御部６、制
御レジスタ７及び８、及びページテーブル５は、前記従
来の場合と同様にしてアドレス変換機構を構成する。

複数仮想プロセッサ構成の仮想計算機を制御していて、
仮想プロセッサを切り換える場合には、仮想計算機制御
部２０が従来のように制御レジスタ７のプレフィクス値
を切り換え後の仮想プロセッサの値に変更するが、その
前に従来のアドレス変換バッファ３のパージ処理に代え
て以下の処理を行う。

即ち、仮想計算機制御部２０は、仮想プロセッサの切換
に際して、制御レジスタ７を前のプレフィクス値のま＼
として、先ず所定の記ｔα領域に仮エントリ２１を設定
する。

この仮エントリ２１の記憶領域は仮想計算機のドメイン
の外の仮想計算機制御部２０の領域に設け、ページテー
ブル５の１項と同じ構成とし、そこに保持する実アドレ
スとして、プレフィクス領域のページに対応する値、例
えば前記例の場合にはページＯの実アドレスである０を
設定する。

次に仮想計算機制御部２０は、この仮エントリ２１の記
憶領域をオペランドとして指定するページテーブルエン
トリ無効化命令２２を実行する。

ページテーブルエントリ無効化命令２２は、ページテー
ブルの１項を無効化するための命令であり、オペランド
として指定された記憶領域をページテーブルの１項とし
て、その有効表示を無効状態の表示に設定することによ
って無効化する。

それと共に、無効化したページのアドレス変換情報をア
ドレス変換バッファから除くために、ページテーブルの
指定項に保持する実アドレスから、通常のアドレス変換
と同様に絶対アドレスを決定した後、アドレス変換バッ
ファの中で、そのアドレスを絶対アドレス欄に保持する
項を走査して、その項を無効化する。

従って、今の場合ページテーブルエントリ無効化命令２
２が実行されると、仮エントリ２１の有効表丞相当部に
無効状態表示を設定た後、そこに保持される実アドレス
を読み出し、プレフイクス制御部６に入力する。

プレフィクス制御部６はこれがプレフイクス領域の実ア
ドレスであるので、制御レジスタ７にある前板想プロセ
ッサのプレフィクス値を加えた絶対アドレスを生成して
、アクセス制御部２に渡し、アクセス制御部２で制？Ｉ
ｌレジスタ８にあるドメイン先頭アドレスが加えられる
。

ページテーブルエントリ無効化命令２２は、このアドレ
スによってアドレス変換バッファ３の絶対アドレス欄（
第３図の１１）を走査し、一致する項があればその項の
有効表示１２を無効状態にリセットする。

仮想計算機制御部２０は、その後制御レジスタ７のプレ
フィクス値を切り換える仮想プロセ・ノサのための値に
変更した後、新しい仮想プロセッサの実行を開始させる
。

以上により、ページテーブルエントリ無効化命令を利用
することによってアドレス変換バッファ上から、プレフ
ィクス領域ページＯに関する項のみを選択的にパージす
ることが容易にでき、且つその命令のオペランドには仮
エントリが指定されるので、実際のページテーブル５の
ページ０の項には全く影響が無く、切換後の仮想計算機
の実行は正常に行われる。

〔発明の効果〕

以上の説明から明らかなように本発明によれば、複数仮
想プロセッサ構成の仮想計算機を制御する計算機におい
て、アドレス変換バッファのパージ範囲を縮小して、ア
ドレス変換性能の低下を防ぐことができるので、計算機
の処理性能を改善するという著しい工業的効果がある。

【図面の簡単な説明】

第１図は本発明の構成を示すブロック図、第２図は従来
の構成例を示すブロック図、第３図はアドレス変換バッ
ファ構成を示す図である。 図において、 １．２０は仮想計算機制御部、 ２はアクセス制御部、 ３はアドレス変換バッファ、 ４はアドレス変換部、　　５はページテーブル、６はプ
レフィクス制御部、 ７．８は制御レジスタ、 ９は変換バッファパージ命令、 １０は仮想アドレス欄、　１１は絶対アドレス欄、１２
は有効表示欄、　　　１３はドメイン識別子（資）、２
１は仮エントリ、 ２２はページテーブルエントリ無効化命令を示す。

Claims (1)

1. 【特許請求の範囲】 仮想空間の所定のページについては、仮想プロセッサご
   とに異なる実ページの割当を要する、複数仮想プロセッ
   サ構成の仮想計算機を制御し、該所定ページがアクセス
   される場合には、該仮想プロセッサごとに定まる該実ペ
   ージの絶対アドレスを生成してアクセスを実行し、 該ページと該絶対アドレスとの対応情報をアドレス変換
   バッファに保持する計算機の、該仮想プロセッサの切換
   に際し、 該仮想計算機のページテーブル（５）の、該所定ページ
   に対応する項の内容を保持する所定の記憶領域（２１）
   と、 ページテーブルの指定項をオペランドとして、該指定項
   と、前記アドレス変換バッファ上の該指定項に対応する
   ページの絶対アドレスを保持する項とを無効化する命令
   の実行手段（２２）と、該記憶領域（２１）をオペラン
   ドに指定して該命令実行手段（２２）を実行させた後、
   該仮想プロセッサを切り換える手段（２０）を有するこ
   とを特徴とするアドレス変換バッファ制御方式。