JPS63318148A - キャパシタと埋込不活性層を有する半導体デバイス及びその製造方法 - Google Patents

キャパシタと埋込不活性層を有する半導体デバイス及びその製造方法

Info

Publication number
JPS63318148A
JPS63318148A JP63139571A JP13957188A JPS63318148A JP S63318148 A JPS63318148 A JP S63318148A JP 63139571 A JP63139571 A JP 63139571A JP 13957188 A JP13957188 A JP 13957188A JP S63318148 A JPS63318148 A JP S63318148A
Authority
JP
Japan
Prior art keywords
layer
silicon
silicon oxide
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63139571A
Other languages
English (en)
Other versions
JPH0572107B2 (ja
Inventor
ウィルヘルムス・ヤコブス・マリア・ヨスクイン
ヘンドリクス・リンデマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS63318148A publication Critical patent/JPS63318148A/ja
Publication of JPH0572107B2 publication Critical patent/JPH0572107B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H10D1/684—Capacitors having no potential barriers having dielectrics comprising perovskite structures the dielectrics comprising multiple layers, e.g. comprising buffer layers, seed layers or gradient layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/014—Capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体の表面が、酸化珪素層と、その上に配
された燐ガラス層と、その上に配され且つ前記の酸化珪
素層よりも著しく小さな厚さを有する絶縁被覆層とより
成る不活性層で被覆された、少なくとも１つの半導体回
路素子を有する半導体を有する半導体デバイスに関する
ものである。
このような半導体デバイスは米国特許出願公開公報第３
６１５９４１号より既知である。
ブレークダウン電圧やノイズ特性のような半導体回路素
子の電気特性は、これ等素子の表面を不活性層で被覆す
れば著しく改良することができろ。
この層は、表面状態や移動可能な電荷によって生じるこ
とのある表面再結合を低減する。
前記の電気特性は、酸化珪素層を設けることによって既
に著しく改良される。
けれども、酸化珪素層は屡々イオンを含み、このイオン
が前記の半導体よりの電荷キャリヤとの再結合がそれに
も拘らず起きるという結果をもたらす。
酸化珪素上に配された五酸化燐の層のガラス化によって
酸化珪素層内の前記の影響が打消されることも知られて
いる。加熱によって形成された珪酸燐ガラス（ＰＳＧ）
層は、酸化珪素層より生じるイオンの固定化部分を有す
る　（所謂“ゲッター　アニール　効果”（ｇｅｔｔｅ
ｒ　ａｎｎｅａｌ　ｅｆｆｅｅｔ））。
前記のＰＳＧ層内の燐成分はこの場合一般に低い。
より高い燐成分は素子のより良い不活性化をもたらし、
これはその通りであるが、とりわけ、次のエツチング工
程に用いられるフォトレジストの付着を弱くもする。
それにも拘らず高い燐成分を有する不活性層を用いるこ
とができるように、この燐ガラス層は、前述の欠点を避
けるため、燐を含有せず且つ例えば、酸化珪素または窒
化珪素より成る層の間に囲まれねばならない。前記の米
国特許出願公開公報はこのようなデバイスを開示してい
るが、このデバイスでは、燐ガラス層は、下にある酸化
珪素層はやはり酸化珪素の薄い層の上にある被覆層との
間に囲まれている。
高濃度にドープされた燐ガラス層を囲むための薄い被覆
層の使用は、余分な工程を意味し、したがって原則とし
て複雑な方法を意味する。けれども、この欠点は、前記
の余分な被覆層を、半導体回路内に設けられる半導体回
路素子を形成するのと同時に用いることができれば除か
れるであろう。
本発明は、上に配された薄い被覆層を有する前記の燐ガ
ラスを、同時に回路の部分を形成する１つまたはそれ以
上のキャパシタの誘電体として用いることをとりわけそ
の目的とするものである。
本発明はとりわけ次のような事実の認識に基いたもので
ある。すなわち、この目的に必要とされる燐ガラス層の
囲いの部分的な中断を、高濃度にドープされた燐ガラス
層が電気的および／または技術的な制限を生じないよう
に形成することが可能であるという認識に基いたもので
ある。
本発明は、冒頭に記載した様式の半導体デバイスにおい
て、半導体デバイスは絶縁層上に配された珪素層を有し
、被覆層をそなえた燐ガラス層が前記の珪素層の少なく
とも一部の上に設けられ、一方金属層が前記の被覆層上
に設けられ、前記の珪素層と金属層はキャパシタのプレ
ートをまた前記の被覆層をそなえた燐ガラス層は誘電体
を形成したことを特徴とするものである。
通常の方法で絶縁酸化珪素層上にデポジットされる燐は
、隣接の半導体より絶縁された珪素層上に形成されるキ
ャパシタの領域に設けられる。この場合高濃度の燐ドー
ピングは回路に対して問題を生じない、というのは、前
記の珪素層はキャパシタの（導電性）プレートとして用
いられるからである。
フォトレジストの付着の関係でエツチング除去が極めて
困難で、したがって半導体デバイスを通じて存する燐ガ
ラスは更に別の目的を有する、すなわち前記の珪素層を
より強く導電性にする。
本発明の半導体デバイスの好ましい実施態様では、半導
体は珪素より成り、絶縁層は、部分酸化により得られ且
つ少なくとも部分的に前記の珪素内に沈められた酸化珪
素層である（ＬＯＧＯＳ）。
本発明の方策により、燐で強くドープされた前記の珪素
層は、半導体から十分に絶縁されることができる。
本発明の別の好ましい実施態様では、前記の酸化珪素層
は２５０−７５Ｏｎｍの厚さを有し、前記の被覆層は２
５−１０Ｏｎ−の厚さを有する。
これにより、酸化珪素層はとりわけ配線を絶縁し且つ燐
を半導体より絶縁するのに十分に厚く、被覆層はキャパ
シタに対する有効な誘電体であるのに十分に薄くするこ
とができる。
以下に本発明を図面を参照して実施態様例によって更に
詳しく説明する。
図面は全く略図的なもので寸法比は無視しである。見易
くするために、特に厚さ方向の寸法は著しく誇張されて
いる。
各図面の対応部分は同様符号で示しである。断面図にお
いて、同じ導電形の半導体領域は同一方向の斜影で示し
である。
第１図は本発明の半導体デバイスの一部の略断面図を示
す。このデバイスは、少なくとも１つの半導体回路素子
（この場合には少なくとも１一つのダイオードＤ）を有
する半導体ｌを有する。この半導体は、この実施例では
、１０”　ａｔｏｍｓ／ｃｍ’のドーピングおよび例え
ば５００μｍの厚さを有するｐ導電形の珪素の基板より
成り、この基板内に反対導電形の領域１１が形成され、
基板とダイオードＤのプレーナルｎ接合１２を形成する
。基板の表面１０は、この実施例では４０Ｏｎｍの厚さ
を有する酸化珪素層４と、この層上に配された燐ガラス
層６と、この燐ガラス層上に配され且つこの場合前記の
酸化珪素Ｎ４よりも著しく薄い例えば７５ｎｍの厚さを
有するこの場合酸化珪素より成る絶縁被覆層７とより成
る不活性層５で被覆される。約２５ｎｍの厚さを有する
燐ガラス層６は、高い燐成分、この実施例では約１０”
　ａｔｏｍｓ／ｃｎ＋’の燐成分を有する。既に述べた
ように、このように高濃度にドープされた燐ガラスは技
術的および電気的な問題を生じるので、被覆層７が設け
られる。
本発明によれば、デバイスは絶縁層２上に配された珪素
層３より成る。前記の絶縁層２はこの実施例では酸化珪
素層で、この層は、半導体１の部分的酸化によって得ら
れる。
燐ガラス層６は、珪素層３の少なくとも一部上に被覆層
７と共に形成される。更に、金属層９が被覆層７上に形
成される。珪素層３と金属層９はキャパシタＣ（第１図
参照）のプレートを構成し、燐ガラス層６は被覆層７と
共に誘電体を構成する。
珪素層３は酸化物層２によって半導体１より絶縁されて
いるために、高濃度にドープされた燐ガラス層６の外被
はキャパシタＣの領域において何等の危険なしに取除く
ことができ、同時に、その上、製造時に行われる加熱ス
テップは、燐原子の燐ガラス層６よりの拡散によって珪
素Ｎ３の誘電率に寄与することができる。以上述べた本
発明の半導体デバイスは次のようにしてつくるのが有利
である。
この実施例では１０”　ａｔｍｏｓ／ｃｍ３のドーピン
グ濃度と５００μｍの厚さを有し、その中に例えば拡散
によってｎ導電形の領域１１が形成された半導体１の表
面部分には、この場合０．６μｍの厚さを有する酸化珪
素より成る絶縁層２が設けられ、この絶縁層は、半導体
の選択酸化によって得られる。この場合多結晶構造を有
する珪素層３は、通常の技術を用いて気相より珪素をデ
ポジットすることによって前記の絶縁層２上に形成され
る。珪素層３のドーピングは該層のデポジションの間に
行うことができるが、後の段階で拡散またはイオン打込
（ｉｏｎ　ｉｎ＋ｐｌａｎｔａｔｉｏｎ）によって行う
こともできる。
次いで、この場合には０．４　μｍの厚さを有する酸化
珪素層４がテトラエトキシシランの低圧における化学蒸
着（ＬＰＧＶＤ）によってアセンブリ上にデポジットさ
れ、この層４は、この場合には９５０℃で１０秒間の熱
処理によって緻密化される。
この酸化珪素層４はこの場合にはエツチングによって珪
素層３の表面の一部より除去され、その上に例えば８５
０　”Ｃで１０秒間ホスフィンを分解させることによっ
て燐のデポジションが行われる。このようにして、１０
”　ａｔｏｍｓ／ｃｍ３の高い燐成分を有する燐ガラス
層６が得られる。
次いで、望ましくない不純物を除くためにこの場合９５
０℃の温度で熱処理が行われる。
最後に、珪素Ｎ３の上方に、この場合には＾１より成る
金属層９が被覆層７上に設けられる。
そこを通って例えばダイオードＤとキャパシタＣに達す
ることのできる接点穴８が、燐ガラス層６の領域に実質
的にアンダーエツチングが起きることなしに不活性層５
内に湿化学的（ｗｅｔ　ｃｈｅｍｉ−ｃａｌｌｙ）にエ
ッチされることができる。
本発明は以上述べた実施例に限られるものではなく、本
発明の要旨内において種々の変更が可能であることは当
業者には明らかであろう。したがって、例えば、層４を
別の材料例えば窒化珪素の絶縁層に置き換えてもよい。
半導体も珪素以外例えば砒化ガリウムより成るものでも
よい。更に、被覆層７も酸化珪素以外の絶縁材料より成
るものでよく、ダイオードＤの代りかまたはこれと一緒
に、集積回路の一部を形成するその他の多数の半導体回
路素子が半導体内にあってもよい。
【図面の簡単な説明】
第１図は本発明の半導体デバイスの一部の略断面図、 第２図、第３図、第４図および第５図は第１図の半導体
デバイスの各製造段階における略断面図である。 １・・・半導体　　　　　　２・・・絶縁層３・・・珪
素層　　　　　　４・・・酸化珪素層５・・・不活性層
　　　　　６・・・燐ガラス層７・・・絶縁被覆層　　
　　８・・・接点穴９・・・金属層　　　　　　１０・
・・基板表面１１・・・基板と反対導電形の領域 １２・・・プレーナルｎ接合 　　　Ｎ

Claims (1)

  1. 【特許請求の範囲】 １、半導体の表面が、酸化珪素層と、その上に配された
    燐ガラス層と、その上に配され且つ前記の酸化珪素層よ
    りも著しく小さな厚さを有する絶縁被覆層とより成る不
    活性層で被覆された、少なくとも１つの半導体回路素子
    を有する半導体を有する半導体デバイスにおいて、半導
    体デバイスは絶縁層上に配された珪素層を有し、被覆層
    をそなえた燐ガラス層が前記の珪素層の少なくとも一部
    の上に設けられ、一方金属層が前記の被覆層上に設けら
    れ、前記の珪素層と金属層はキャパシタのプレートをま
    た前記の被覆層をそなえた燐ガラス層は誘電体を形成し
    たことを特徴とする半導体デバイス。 ２、半導体は珪素より成り、絶縁層は、部分酸化により
    得られ且つ少なくとも部分的に前記の珪素内に沈められ
    た酸化珪素層である請求項１記載の半導体デバイス。 ３、酸化珪素層は少なくとも２５０ｎｍで多くて７５０
    ｎｍの厚さを有し、被覆層は少なくとも２５ｎｍで多く
    て１００ｎｍの厚さを有する請求項１または２記載の半
    導体デバイス。 ４、半導体の表面の一部に絶縁層を設け、珪素層をこの
    絶縁層の上に設け、次いで酸化珪素層をこのアセンブリ
    上にデポジットし、この酸化珪素層を前記の珪素層の表
    面の一部より除去し、その上に燐のデポジションを行い
    、次いでこのアセンブリを前記の酸化珪素層よりも小さ
    な厚さを有する絶縁被覆層で被覆し、その後に、望まし
    くない不純物を除くために熱処理を行い、次いで金属層
    を前記の珪素層の上方で絶縁被覆層の上に設けることを
    特徴とする半導体デバイスの製造方法。 ５、酸化珪素層は、テトラエトキシシランの低圧での化
    学分解によって形成する請求項４記載の半導体デバイス
    の製造方法。 ６、酸化珪素層は、約９５０℃で１０秒間加熱すること
    により緻密化する請求項４または５記載の半導体デバイ
    スの製造方法。 ７、燐ガラスは、ホスフィンを約８５０℃で１０秒間分
    解することにより形成する半導体デバイスの製造方法。 ８、熱処理は約９５０℃で６０秒間行う請求項４乃至７
    の何れか１項記載の半導体デバイスの製造方法。
JP63139571A 1987-06-11 1988-06-08 キャパシタと埋込不活性層を有する半導体デバイス及びその製造方法 Granted JPS63318148A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8701357A NL8701357A (nl) 1987-06-11 1987-06-11 Halfgeleiderinrichting bevattende een condensator en een begraven passiveringslaag.
NL8701357 1987-06-11

Publications (2)

Publication Number Publication Date
JPS63318148A true JPS63318148A (ja) 1988-12-27
JPH0572107B2 JPH0572107B2 (ja) 1993-10-08

Family

ID=19850126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63139571A Granted JPS63318148A (ja) 1987-06-11 1988-06-08 キャパシタと埋込不活性層を有する半導体デバイス及びその製造方法

Country Status (6)

Country Link
US (2) US4897707A (ja)
EP (1) EP0296658B1 (ja)
JP (1) JPS63318148A (ja)
KR (1) KR970004847B1 (ja)
DE (1) DE3851271T2 (ja)
NL (1) NL8701357A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0185375B1 (ko) * 1989-05-23 1999-03-20 엔. 라이스 머레트 분리 금속 플레이트 캐패시터 및 이의 제조 방법
JP2630874B2 (ja) * 1991-07-29 1997-07-16 三洋電機株式会社 半導体集積回路の製造方法
US5674771A (en) * 1992-04-20 1997-10-07 Nippon Telegraph And Telephone Corporation Capacitor and method of manufacturing the same
DE4343983C2 (de) 1993-12-22 1996-09-05 Siemens Ag Integrierte Halbleiterschaltung mit Kondensatoren genau definierter Kapazität und Verfahren zur Herstellung einer solchen Schaltung
KR0136994B1 (ko) * 1994-10-27 1998-04-24 김주용 반도체 소자의 캐패시터 구조 및 그 제조방법
US5576240A (en) * 1994-12-09 1996-11-19 Lucent Technologies Inc. Method for making a metal to metal capacitor
US5708559A (en) * 1995-10-27 1998-01-13 International Business Machines Corporation Precision analog metal-metal capacitor
US5658821A (en) * 1996-09-27 1997-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of improving uniformity of metal-to-poly capacitors composed by polysilicon oxide and avoiding device damage
SE520173C2 (sv) * 1997-04-29 2003-06-03 Ericsson Telefon Ab L M Förfarande för tillverkning av en kondensator i en integrerad krets
DE102013218494B4 (de) * 2013-09-16 2021-06-02 Infineon Technologies Ag Halbleiterbauelement mit einer Passivierungsschicht und Herstellungsverfahren

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615942A (en) * 1969-06-05 1971-10-26 Rca Corp Method of making a phosphorus glass passivated transistor
JPS54149469A (en) * 1978-05-16 1979-11-22 Toshiba Corp Semiconductor device
DE2967538D1 (en) * 1978-06-14 1985-12-05 Fujitsu Ltd Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
JPS5627935A (en) * 1979-08-15 1981-03-18 Toshiba Corp Semiconductor device
JPS5685848A (en) * 1979-12-15 1981-07-13 Toshiba Corp Manufacture of bipolar integrated circuit
US4399417A (en) * 1980-06-06 1983-08-16 Bell Telephone Laboratories, Incorporated Integrated CRC filter circuit
US4577390A (en) * 1983-02-23 1986-03-25 Texas Instruments Incorporated Fabrication of polysilicon to polysilicon capacitors with a composite dielectric layer
US4569122A (en) * 1983-03-09 1986-02-11 Advanced Micro Devices, Inc. Method of forming a low resistance quasi-buried contact
JPS59228752A (ja) * 1983-06-10 1984-12-22 Nippon Denso Co Ltd 半導体装置
US4466177A (en) * 1983-06-30 1984-08-21 International Business Machines Corporation Storage capacitor optimization for one device FET dynamic RAM cell
US4639274A (en) * 1984-11-28 1987-01-27 Fairchild Semiconductor Corporation Method of making precision high-value MOS capacitors
US4571816A (en) * 1984-12-11 1986-02-25 Rca Corporation Method of making a capacitor with standard self-aligned gate process

Also Published As

Publication number Publication date
KR890001177A (ko) 1989-03-18
JPH0572107B2 (ja) 1993-10-08
EP0296658A1 (en) 1988-12-28
DE3851271T2 (de) 1995-04-06
DE3851271D1 (de) 1994-10-06
NL8701357A (nl) 1989-01-02
EP0296658B1 (en) 1994-08-31
KR970004847B1 (ko) 1997-04-04
US4997794A (en) 1991-03-05
US4897707A (en) 1990-01-30

Similar Documents

Publication Publication Date Title
US5474952A (en) Process for producing a semiconductor device
JPS6140035A (ja) 半導体装置の製造方法
US6040221A (en) Semiconductor processing methods of forming a buried contact, a conductive line, an electrical connection to a buried contact area, and a field effect transistor gate
US4997794A (en) Method of making semiconductor device comprising a capacitor and a buried passivation layer
KR100515866B1 (ko) 반도체 기억 장치 및 그 제조 방법
US4056825A (en) FET device with reduced gate overlap capacitance of source/drain and method of manufacture
US6004846A (en) Method for manufacturing DRAM capacitor using hemispherical grained silicon
JP2668528B2 (ja) 半導体装置の製造方法
US6867091B1 (en) Method for forming deep trench capacitor with liquid phase deposition oxide as collar oxide
KR100315018B1 (ko) 디램디바이스의전하저장전극형성방법
KR0157119B1 (ko) 반도체 장치 및 그 제조방법
KR100272655B1 (ko) 반도체 메모리 소자 및 그 제조방법
JP2709200B2 (ja) 半導体装置の製造方法
KR100246185B1 (ko) 반도체장치의 제조방법
KR100694991B1 (ko) 반도체 소자의 커패시터 제조 방법
JPS6140133B2 (ja)
KR19990074067A (ko) 캐패시터 형성방법
JPH05166941A (ja) 半導体セルフアライン・コンタクト構造および製造方法
JPS6163057A (ja) Ｍｉｓｆｅｔとその製造方法
JPH0414497B2 (ja)
JPS61158174A (ja) 半導体装置及びその製造方法
JPH03142925A (ja) 半導体装置の製造方法
JPH0485884A (ja) 半導体装置の製造方法
JPH0542134B2 (ja)
JPH03196637A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees