JPH0485884A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0485884A JPH0485884A JP19881990A JP19881990A JPH0485884A JP H0485884 A JPH0485884 A JP H0485884A JP 19881990 A JP19881990 A JP 19881990A JP 19881990 A JP19881990 A JP 19881990A JP H0485884 A JPH0485884 A JP H0485884A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- insulating film
- group
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、シリコン薄膜に形成するＰＮ接合ダイオード
の製造方法に適用して有効な技術に関する。
の製造方法に適用して有効な技術に関する。
（従来の技術〕
従来のシリコン薄膜に形成するＰＮ接合ダイオードの製
造方法は、Ｐ影領域またはＮ影領域を形成するのに、レ
ジストマスクを使用していた。
造方法は、Ｐ影領域またはＮ影領域を形成するのに、レ
ジストマスクを使用していた。
第２図（ａ）〜第２図（ｅ）は従来技術による製造方法
の主要断面図である。以下順をおって説明していく、な
お、従来例の全区において、同一の機能を有するものは
、同一の符号を付け、その繰り返しの説明は省略する。
の主要断面図である。以下順をおって説明していく、な
お、従来例の全区において、同一の機能を有するものは
、同一の符号を付け、その繰り返しの説明は省略する。
まず、第２図（ａ）の如く、半導体基板２０１上に第１
絶縁１１１２０２を３０００人程度形成する。酸素雰囲
気中での熱酸化法もしくはＣＶＤ法（化学気相成長法）
によりＳ ｉ Ｏｘ １１Ｉなどを形成するのが適当で
あろう、そしてＣＶＤ法によりシリコン膜２０３を５０
００人程度形成する。モノシランガスを６２０℃前後の
温度で熱分解させ、堆積させた、多結晶シリコン膜など
が適当であろう、そして、Ｎ影領域２０８を形成するた
めに、Ｖ族の元素（例えばリンや砒素）を注入する０通
常イオン打ち込み法を用いる。ＤＯ３Ｅ量は、１ｘｌＯ
”ａｔｏｍｓ−ｃｍ−”程度が適当であろう。
絶縁１１１２０２を３０００人程度形成する。酸素雰囲
気中での熱酸化法もしくはＣＶＤ法（化学気相成長法）
によりＳ ｉ Ｏｘ １１Ｉなどを形成するのが適当で
あろう、そしてＣＶＤ法によりシリコン膜２０３を５０
００人程度形成する。モノシランガスを６２０℃前後の
温度で熱分解させ、堆積させた、多結晶シリコン膜など
が適当であろう、そして、Ｎ影領域２０８を形成するた
めに、Ｖ族の元素（例えばリンや砒素）を注入する０通
常イオン打ち込み法を用いる。ＤＯ３Ｅ量は、１ｘｌＯ
”ａｔｏｍｓ−ｃｍ−”程度が適当であろう。
次に第２図（ｂ）の如く、通常のフォト及びエツチング
法により、前記シリコンｇ２０３の不要な部分を取り除
く。
法により、前記シリコンｇ２０３の不要な部分を取り除
く。
次に第２図（Ｃ）の如く、Ｐ型領域２０９にする以外の
部分に、レジストマスク２０５を形成して、ＩＩＩ族の
元素（例えばボロン）を注入する６通常イオン打ち込み
法を用い、前記Ｖ族の元素のＤＯ５Ｅ量より多いＤＯＳ
Ｅ量、すなわちｌ×１０”ａｔｏｍｓ −ｃｍ−”程度
打ち込む。このことにより前記Ｎ影領域２０８は打ち消
され、Ｐ影領域２０９となる。
部分に、レジストマスク２０５を形成して、ＩＩＩ族の
元素（例えばボロン）を注入する６通常イオン打ち込み
法を用い、前記Ｖ族の元素のＤＯ５Ｅ量より多いＤＯＳ
Ｅ量、すなわちｌ×１０”ａｔｏｍｓ −ｃｍ−”程度
打ち込む。このことにより前記Ｎ影領域２０８は打ち消
され、Ｐ影領域２０９となる。
次に第２図（ｄ）の如く、前記レジストマスク２０５を
取り除き、第２絶縁膜２０７を形成す！、ＣＶＤ法ニヨ
リ、Ｓ ｚ Ｏｚ ＩＩＩ ヲ２０００ Ａ形成する。
取り除き、第２絶縁膜２０７を形成す！、ＣＶＤ法ニヨ
リ、Ｓ ｚ Ｏｚ ＩＩＩ ヲ２０００ Ａ形成する。
そして、前記Ｖ鉄不純物元素及びＩＩＩｎｌ族物元素を
活性化させるために、熱処理を行なう。ハロゲンランプ
を用い窒素雰囲気中で、１１００℃で、１分間アニール
を行なう。そして、フォト及びエツチング法により、前
記Ｎ影領域２０８及び前記Ｐ影領域２０９上の前記第２
絶縁膜２０７にコンタクトホール２１０を形成する。
活性化させるために、熱処理を行なう。ハロゲンランプ
を用い窒素雰囲気中で、１１００℃で、１分間アニール
を行なう。そして、フォト及びエツチング法により、前
記Ｎ影領域２０８及び前記Ｐ影領域２０９上の前記第２
絶縁膜２０７にコンタクトホール２１０を形成する。
次に第２図（ｅ）の如く、前記第２絶縁膜２０７及び前
記コンタクトホール２１０上に配線２１１としてアルミ
ニウムをスパッタ法で形成し、フォト及びエツチング法
により、不要な部分を取り除く。
記コンタクトホール２１０上に配線２１１としてアルミ
ニウムをスパッタ法で形成し、フォト及びエツチング法
により、不要な部分を取り除く。
以上の従来技術の工程を経て、シリコン膜にＰＮ接合ダ
イオードが形成されていた。
イオードが形成されていた。
［発明が解決しようとする課題］
しかし、従来技術では、微細化不可能という問題点を有
する。通常、フォト工程において機械的ズレが生じるの
で「合わせ余裕」と言われる余分な部分が必要である。
する。通常、フォト工程において機械的ズレが生じるの
で「合わせ余裕」と言われる余分な部分が必要である。
従来技術では、前記シリコン膜２０３と、前記レジスト
マスク２０５の合わせ余裕、及び前記Ｐ影領域と前記コ
ンタクトホール２１０余裕、及び前記コンタクトホール
２０１と前記配＄１１２１１という３つの合わせ余裕が
必要となり、それだけ微細化が疎外されていた。
マスク２０５の合わせ余裕、及び前記Ｐ影領域と前記コ
ンタクトホール２１０余裕、及び前記コンタクトホール
２０１と前記配＄１１２１１という３つの合わせ余裕が
必要となり、それだけ微細化が疎外されていた。
そこで本発明は、この様な問題点を解決するもので、そ
の目的とするところは、合わせ余裕のすくない微細化可
能な、シリコン薄１］ＩＰＮ接合ダイオードを提供する
ところにある。
の目的とするところは、合わせ余裕のすくない微細化可
能な、シリコン薄１］ＩＰＮ接合ダイオードを提供する
ところにある。
〔課題を解決するための手段］
本発明の半導体装置の製造方法は、
（１）半導体基板上に第１絶縁膜を形成する工程と、前
記第１絶縁膜上にシリコン膜を形成する工程と、前記シ
リコン膜にｎｌ族またはＶ族の第１不純物を注入する工
程と、前記シリコン膜上に第２絶縁膜を形成する工程と
、前記第２絶縁膜にコンタクトホールを形成する工程と
、前記シリコン膜に、第１不純物と異なる族の第２不純
物を注入する工程と、前記コンタクトホール上に配線層
を形成する工程からなることを特徴とする。
記第１絶縁膜上にシリコン膜を形成する工程と、前記シ
リコン膜にｎｌ族またはＶ族の第１不純物を注入する工
程と、前記シリコン膜上に第２絶縁膜を形成する工程と
、前記第２絶縁膜にコンタクトホールを形成する工程と
、前記シリコン膜に、第１不純物と異なる族の第２不純
物を注入する工程と、前記コンタクトホール上に配線層
を形成する工程からなることを特徴とする。
［実 施 例１
１１１図（ａ） 〜第１図（ｅ）は、本発明の１実施例
における半導体装置の製造方法の主要断面図である。な
お、実施例の全図において、同一の機能を有するものに
は、同一の符号を付け、その繰り返しの説明は省略する
。
における半導体装置の製造方法の主要断面図である。な
お、実施例の全図において、同一の機能を有するものに
は、同一の符号を付け、その繰り返しの説明は省略する
。
以下、第１図（ａ）〜第１図（ｅ）に従い、説明してい
（。
（。
まず、第１図（ａ）の如く、半導体基板１０１上に第１
絶縁膜２０２を３０００人程度形成する。ｒ！！！素、
雰囲気中での熱酸化法もしくはＣＶＤ法（化学気相成長
法）により５１０２膜などを形成するのが適当であろう
。そしてＣＶＤ法によりシリコン膜１０３を５０００人
程度形成する。モノシランガスを６２０℃前後の温度で
熱分解させ、堆積させた多結晶シリコン膜などが適当で
あろう、そして、Ｎ影領域１０４を形成するために、Ｖ
族の元素（例えばリンや砒素）を注入する６通常イオン
打ち込み法を用いる。ＤＯＳＥ量はＩ Ｘ Ｉ Ｏ”ａ
ｔｏｍｓ−ｃｍ−”程度が適当であろう。
絶縁膜２０２を３０００人程度形成する。ｒ！！！素、
雰囲気中での熱酸化法もしくはＣＶＤ法（化学気相成長
法）により５１０２膜などを形成するのが適当であろう
。そしてＣＶＤ法によりシリコン膜１０３を５０００人
程度形成する。モノシランガスを６２０℃前後の温度で
熱分解させ、堆積させた多結晶シリコン膜などが適当で
あろう、そして、Ｎ影領域１０４を形成するために、Ｖ
族の元素（例えばリンや砒素）を注入する６通常イオン
打ち込み法を用いる。ＤＯＳＥ量はＩ Ｘ Ｉ Ｏ”ａ
ｔｏｍｓ−ｃｍ−”程度が適当であろう。
次に第１図（ｂ）の如く、通常のフォト及びエツチング
法により、前記シリコン膜１０３の不要な部分を取り除
く、そして、前記シリコン膜１０３上に、第２絶縁膜１
０５を５０００Å以上形成する。ＣＶＤ法による５１０
２膜などが適当であろう。
法により、前記シリコン膜１０３の不要な部分を取り除
く、そして、前記シリコン膜１０３上に、第２絶縁膜１
０５を５０００Å以上形成する。ＣＶＤ法による５１０
２膜などが適当であろう。
次に第１図（ｃ）の如く、Ｐ影領域１０６を形成する部
分上に、第１コンタクトホール１０７を形成する６通常
のフォト及びエツチング法により前記第２絶縁膜１０５
に前記第１コンタクトホール１０７を形成する。そして
前記フォト及びエツチング法のレジストマスクを除去し
てからＰ影領域を形成するために、■■族の元素（例え
ばボロン）を注入する。イオン打ち込み法を用い、前記
Ｖ族の元素のＤＯ５Ｅ量より多いＤＯ５Ｅ量、すなわち
１ ｘ ｌ Ｏ”ａｔｏｍｓ −ｃｍ”’程度打ち込む
。このことにより前記Ｎ影領域１０４は打ち消され、Ｐ
影領域となる。なお前記第２絶縁膜１０５がマスクの働
きをするので、前記第１コンタクトホール１０７以外の
前記Ｎ影領域１０４にはＤＩ族の元素は注入されない。
分上に、第１コンタクトホール１０７を形成する６通常
のフォト及びエツチング法により前記第２絶縁膜１０５
に前記第１コンタクトホール１０７を形成する。そして
前記フォト及びエツチング法のレジストマスクを除去し
てからＰ影領域を形成するために、■■族の元素（例え
ばボロン）を注入する。イオン打ち込み法を用い、前記
Ｖ族の元素のＤＯ５Ｅ量より多いＤＯ５Ｅ量、すなわち
１ ｘ ｌ Ｏ”ａｔｏｍｓ −ｃｍ”’程度打ち込む
。このことにより前記Ｎ影領域１０４は打ち消され、Ｐ
影領域となる。なお前記第２絶縁膜１０５がマスクの働
きをするので、前記第１コンタクトホール１０７以外の
前記Ｎ影領域１０４にはＤＩ族の元素は注入されない。
次に第１図（ｄ）の如く、前記Ｎ影領域１０４に配線１
１０を接続するために、通常のフォト及びエツチング法
により第２コンタクトホール１１１を形成する。そして
前記Ｖ族不純物元素及び前記ＩＩＩ族不純物元素を活性
化させるために、熱処理を行なう。ハロゲンランプを用
い窒素雰囲気中で、１１００℃で、１分間アニールを行
なう。
１０を接続するために、通常のフォト及びエツチング法
により第２コンタクトホール１１１を形成する。そして
前記Ｖ族不純物元素及び前記ＩＩＩ族不純物元素を活性
化させるために、熱処理を行なう。ハロゲンランプを用
い窒素雰囲気中で、１１００℃で、１分間アニールを行
なう。
次に第１図（ｅ）の如く、前記第１コンタクトホール１
０７及び前記第２コンタクトホール１１１に配線１１０
として、アルミニウムをスパッタ法で形成し、フォト及
びエツチング法により不要な部分を取り除く。
０７及び前記第２コンタクトホール１１１に配線１１０
として、アルミニウムをスパッタ法で形成し、フォト及
びエツチング法により不要な部分を取り除く。
以上の本発明の技術による工程を経て、シリコン膜にＰ
Ｎ接合ダイオードが形成される。
Ｎ接合ダイオードが形成される。
この様に、Ｐ影領域を形成するためのイオン打ち込みの
マスクを、前記第２絶縁膜１０５で代用することにより
、前記Ｐ影領域１０６と前記第１コンタクトホール１０
７が一致するため、合わせ余裕がまったく必要とせずそ
の分微細化が可能となる。またこの様な効果があるにも
かかわらず、のベニ程数は増加していない。
マスクを、前記第２絶縁膜１０５で代用することにより
、前記Ｐ影領域１０６と前記第１コンタクトホール１０
７が一致するため、合わせ余裕がまったく必要とせずそ
の分微細化が可能となる。またこの様な効果があるにも
かかわらず、のベニ程数は増加していない。
以上本発明者によってなされた発明を、前記実施例に基
づき、具体的に説明してきたが、本発明は、前実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて、種々変形し得ることは勿論である。
づき、具体的に説明してきたが、本発明は、前実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて、種々変形し得ることは勿論である。
例えば、不純物のＩＩＩ族とＶ族とを入れか＾ても可能
である。
である。
例えば、本実施例では、前記第１コンタクトホールな形
成するためのフォトレジストを除去してから前記ＩＴＩ
族の不純物イオン注入を行なっているか、前記第１コン
タクトホール１０７を形成するためのフォトレジストを
形成し、前記第１コンタクトホール１０７のエツチング
をし、その直後に前記■■族の不純物イオン注入を行な
い、フォトレジストを除去しても、同様の効果を得るこ
とが可能である。その場合、前記第２絶縁１１１１０５
の膜厚は、薄くすることが可能である。
成するためのフォトレジストを除去してから前記ＩＴＩ
族の不純物イオン注入を行なっているか、前記第１コン
タクトホール１０７を形成するためのフォトレジストを
形成し、前記第１コンタクトホール１０７のエツチング
をし、その直後に前記■■族の不純物イオン注入を行な
い、フォトレジストを除去しても、同様の効果を得るこ
とが可能である。その場合、前記第２絶縁１１１１０５
の膜厚は、薄くすることが可能である。
〔発明の効果１
以上述べたきた様に、本発明の半導体装置の製造方法に
よれば、配線用のコンタクトホールからＰ形不純物注入
を行なうことにより、コンタクトホールとＰ形不純物領
域との合わせ余裕が必要となくなり、微細化されたシリ
コン薄膜ＰＮ接合タイオードを作ることが可能となる。
よれば、配線用のコンタクトホールからＰ形不純物注入
を行なうことにより、コンタクトホールとＰ形不純物領
域との合わせ余裕が必要となくなり、微細化されたシリ
コン薄膜ＰＮ接合タイオードを作ることが可能となる。
第１図（ａ）〜第１図（ｅ）は、本発明の半導体装置の
製造方法の一実施例を示す主要断面図。 第２図（ａ）〜第２図（ｅ）は、従来の半導体装置の製
造方法の一例を示す主要断面図。 ・半導体基板 ・第１絶縁膜 ・シリコン膜 ・Ｎ影領域 ・第２絶縁膜 ・Ｐ影領域 ・第１コンタクトホール ・Ｖ族不純物イオンビーム ・ＩＩＩ族不純物イ才ンビーム １１０ ・ １１１ ・ ２０１ ・ ２０２・ ２０３ ・ ２０４ ・ ２０５ ・ ２０６ ・ ２０７ ・ ２０８ ・ ２０９ ・ ２１０ ・ ２１１ ・ ・配線 ・第２コンタクトホール ・半導体基板 ・第１！ｅ縁膜 ・シリコン膜 ・Ｖ族不純物イオンビーム ・レジストマスク ・ＩＩ族不純物イオンビーム ・第２絶縁膜 ・Ｎ影領域 ・Ｐ影領域 ・コンタクトホール ・・配線 以 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（他１名）ト１０８ （矢） （し） （仄） （ま）
製造方法の一実施例を示す主要断面図。 第２図（ａ）〜第２図（ｅ）は、従来の半導体装置の製
造方法の一例を示す主要断面図。 ・半導体基板 ・第１絶縁膜 ・シリコン膜 ・Ｎ影領域 ・第２絶縁膜 ・Ｐ影領域 ・第１コンタクトホール ・Ｖ族不純物イオンビーム ・ＩＩＩ族不純物イ才ンビーム １１０ ・ １１１ ・ ２０１ ・ ２０２・ ２０３ ・ ２０４ ・ ２０５ ・ ２０６ ・ ２０７ ・ ２０８ ・ ２０９ ・ ２１０ ・ ２１１ ・ ・配線 ・第２コンタクトホール ・半導体基板 ・第１！ｅ縁膜 ・シリコン膜 ・Ｖ族不純物イオンビーム ・レジストマスク ・ＩＩ族不純物イオンビーム ・第２絶縁膜 ・Ｎ影領域 ・Ｐ影領域 ・コンタクトホール ・・配線 以 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（他１名）ト１０８ （矢） （し） （仄） （ま）
Claims (1)
- （１）半導体基板上に第１絶縁膜を形成する工程と、前
記第１絶縁膜上にシリコン膜を形成する工程と、前記シ
リコン膜にIII族またはＶ族の第１不純物を注入する工
程と、前記シリコン膜上に第２絶縁膜を形成する工程と
、前記第２絶縁膜にコンタクトホールを形成する工程と
、前記シリコン膜に、第１不純物と異なる族の第２不純
物を注入する工程と、前記コンタクトホール上に配線層
を形成する工程からなることを特徴とする半導体装置の
製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19881990A JPH0485884A (ja) | 1990-07-26 | 1990-07-26 | 半導体装置の製造方法 |
| US07/689,222 US5311039A (en) | 1990-04-24 | 1991-04-22 | PROM and ROM memory cells |
| KR1019910006535A KR910019243A (ko) | 1990-04-24 | 1991-04-24 | 개선된 prom 및 rom 메모리 셀 및 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19881990A JPH0485884A (ja) | 1990-07-26 | 1990-07-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0485884A true JPH0485884A (ja) | 1992-03-18 |
Family
ID=16397441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19881990A Pending JPH0485884A (ja) | 1990-04-24 | 1990-07-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0485884A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010106707A1 (ja) * | 2009-03-16 | 2010-09-23 | シャープ株式会社 | 半導体装置、その製造方法及び表示装置 |
-
1990
- 1990-07-26 JP JP19881990A patent/JPH0485884A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010106707A1 (ja) * | 2009-03-16 | 2010-09-23 | シャープ株式会社 | 半導体装置、その製造方法及び表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5874051A (ja) | 集積回路を作る方法 | |
| JPH0485884A (ja) | 半導体装置の製造方法 | |
| JPH05283404A (ja) | 半導体装置の素子分離領域製造方法 | |
| JP2666565B2 (ja) | 半導体装置の製造方法 | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| JP2707536B2 (ja) | 半導体装置の製造方法 | |
| JPS62216343A (ja) | 半導体装置の製造方法 | |
| JP2573021B2 (ja) | 半導体装置の製造方法 | |
| JPS63253671A (ja) | 半導体装置の製造方法 | |
| JPS62156839A (ja) | 半導体装置の製造方法 | |
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JP3196373B2 (ja) | 半導体装置の製造方法 | |
| JPH01165156A (ja) | 半導体装置 | |
| JPH0494567A (ja) | 半導体装置の製造方法 | |
| JPH0254583A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JPS6358963A (ja) | シヨツトキバリヤダイオ−ドの製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPS6318642A (ja) | 半導体装置の製造方法 | |
| JPS60176240A (ja) | 半導体装置の製造方法 | |
| JPH03222414A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPS596574A (ja) | 半導体装置の製造方法 | |
| JPS63307720A (ja) | 半導体装置の製造方法 | |
| JPS5895868A (ja) | 半導体装置の製造方法 | |
| JPS58110076A (ja) | 半導体装置の製造方法 |