JPH0414497B2 - - Google Patents
Info
- Publication number
- JPH0414497B2 JPH0414497B2 JP57041058A JP4105882A JPH0414497B2 JP H0414497 B2 JPH0414497 B2 JP H0414497B2 JP 57041058 A JP57041058 A JP 57041058A JP 4105882 A JP4105882 A JP 4105882A JP H0414497 B2 JPH0414497 B2 JP H0414497B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- phosphorus
- oxide film
- impurity region
- glass film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法にかかり、特
にＰチヤンネルトランジスタを含む集積回路の製
造方法に関する。
にＰチヤンネルトランジスタを含む集積回路の製
造方法に関する。
Ｎチヤンネルトランジスタを含む集積回路では
リンダラシ技術が使用され、歩留、信頼性が大巾
に向上した。これは、コンタクト孔をあけたばか
りの状態では表面絶縁膜のリンガラス膜のコンタ
クト孔などの急峻な角部が出来ているので、この
表面にAlを蒸着し、かつパターニングして配線
を行なうとAl配線の断線が生じ易いので、これ
を避けるため、高温熱処理して該、角部をなだら
かにして断線を防止するものである。この方法を
リンダラシと呼ぶ。しかしながらこのリンダラシ
をＰチヤンネルトランジスタを含む集積回路で行
なうと熱処理の際リンガラス膜からリンが飛び出
し、コンタクト孔を通してＰチヤンネルトランジ
スタのソース、ドレイン領域にアウトデイフエー
シヨンして該領域の表面部にＮ型層を形成し、
PN接合が生じる。このためAlを蒸着してソー
ス，ドレイン電極を形成しても、これらの電極と
ソース，ドレイン領域との間にはPN接合が介在
することになり、オーム接触が不可能になる。第
１図はこれを説明する図で１０はＮ型シリコン半
導体基板、１，２はソース，ドレイン領域となる
P+型拡散層、３はフイールド及びゲート絶縁膜、
４はゲート電極となる多結晶シリコン膜、５は化
学気相成長（CVD）法等により被着したリンガ
ラス膜である。６，７がリンダラシつまりリンガ
ラス膜の軟化処理の際にリンガラス膜５からリン
が飛び出して、ソース，ドレイン領域１，２に入
り、その露出表面附近に形成したN+拡散層であ
る。このN+拡散層はＮチヤンネルトランジスタ
ではソース，ドエイン領域と同じ導電型であるの
で問題はないが、Ｐチヤンネルトランジスタでは
ソース，ドレイン領域にPN接合を形成し、Al電
極とソース，ドレイン領域とのコンタクト不良が
生じて大きな問題となる。
リンダラシ技術が使用され、歩留、信頼性が大巾
に向上した。これは、コンタクト孔をあけたばか
りの状態では表面絶縁膜のリンガラス膜のコンタ
クト孔などの急峻な角部が出来ているので、この
表面にAlを蒸着し、かつパターニングして配線
を行なうとAl配線の断線が生じ易いので、これ
を避けるため、高温熱処理して該、角部をなだら
かにして断線を防止するものである。この方法を
リンダラシと呼ぶ。しかしながらこのリンダラシ
をＰチヤンネルトランジスタを含む集積回路で行
なうと熱処理の際リンガラス膜からリンが飛び出
し、コンタクト孔を通してＰチヤンネルトランジ
スタのソース、ドレイン領域にアウトデイフエー
シヨンして該領域の表面部にＮ型層を形成し、
PN接合が生じる。このためAlを蒸着してソー
ス，ドレイン電極を形成しても、これらの電極と
ソース，ドレイン領域との間にはPN接合が介在
することになり、オーム接触が不可能になる。第
１図はこれを説明する図で１０はＮ型シリコン半
導体基板、１，２はソース，ドレイン領域となる
P+型拡散層、３はフイールド及びゲート絶縁膜、
４はゲート電極となる多結晶シリコン膜、５は化
学気相成長（CVD）法等により被着したリンガ
ラス膜である。６，７がリンダラシつまりリンガ
ラス膜の軟化処理の際にリンガラス膜５からリン
が飛び出して、ソース，ドレイン領域１，２に入
り、その露出表面附近に形成したN+拡散層であ
る。このN+拡散層はＮチヤンネルトランジスタ
ではソース，ドエイン領域と同じ導電型であるの
で問題はないが、Ｐチヤンネルトランジスタでは
ソース，ドレイン領域にPN接合を形成し、Al電
極とソース，ドレイン領域とのコンタクト不良が
生じて大きな問題となる。
本発明はかかる点を改善しようとしてなされた
ものであり、ソース，ドレイン領域の露出表面部
に薄いノンドープCVD膜又は薄い熱酸化膜を形
成してN+拡散形成を防止するものである。
ものであり、ソース，ドレイン領域の露出表面部
に薄いノンドープCVD膜又は薄い熱酸化膜を形
成してN+拡散形成を防止するものである。
次に実施例を参照しながらこれを詳細に説明す
る。
る。
第２図は本発明の実施例を示す。図において１
０はＮ型シリコン半導体基板、１，２はソース，
ドレイン領域を形成するP+型拡散領域、３はフ
イールド及びゲート絶縁膜、４は多結晶シリコン
ゲート電極、５はリンガラス膜である。これらの
領域及び膜の形成方法は従来通りであり、そして
表面に被着したリンガラス膜にコンタクト孔をあ
け、ソース，ドレイン領域１，２の露出表面部に
薄いノンドープCVD膜を化学気成長（CVD）又
は薄い熱酸化膜を低温酸化法により形成し８，９
を設ける。このようにするとノンドープCVD膜
又は、熱酸化膜８，９はリンのアウトデイフエー
ジヨンに対する障壁となりリンガラス膜中のリン
がコンタクト孔からソース，ドレイン領域１，２
に拡散するのを防ぐことが出来る。
０はＮ型シリコン半導体基板、１，２はソース，
ドレイン領域を形成するP+型拡散領域、３はフ
イールド及びゲート絶縁膜、４は多結晶シリコン
ゲート電極、５はリンガラス膜である。これらの
領域及び膜の形成方法は従来通りであり、そして
表面に被着したリンガラス膜にコンタクト孔をあ
け、ソース，ドレイン領域１，２の露出表面部に
薄いノンドープCVD膜を化学気成長（CVD）又
は薄い熱酸化膜を低温酸化法により形成し８，９
を設ける。このようにするとノンドープCVD膜
又は、熱酸化膜８，９はリンのアウトデイフエー
ジヨンに対する障壁となりリンガラス膜中のリン
がコンタクト孔からソース，ドレイン領域１，２
に拡散するのを防ぐことが出来る。
ここで生じたノンドープCVD膜及び熱酸化膜
８，９は次の電極配線蒸着前にフツ酸系の液でエ
ツチングして除去し、コンタクトには支障がない
ようにする。以上詳細に説明したように本発明に
よれば、Ｐチヤンネルトランジスタを含むトラン
ジスタなどの半導体装置においてソース，ドレイ
ン領域の露出表面を薄い酸化膜で覆うことにより
リンダラシの際に生じるリンガラス膜からのリン
のアウトデイフエージヨンを防ぎ半導体装置の製
造歩留，信頼性を向上させることが出来る。
８，９は次の電極配線蒸着前にフツ酸系の液でエ
ツチングして除去し、コンタクトには支障がない
ようにする。以上詳細に説明したように本発明に
よれば、Ｐチヤンネルトランジスタを含むトラン
ジスタなどの半導体装置においてソース，ドレイ
ン領域の露出表面を薄い酸化膜で覆うことにより
リンダラシの際に生じるリンガラス膜からのリン
のアウトデイフエージヨンを防ぎ半導体装置の製
造歩留，信頼性を向上させることが出来る。
第１図はリンダラシを行なつた段階のＰチヤン
ネルトランジスタの断面図、第２図は本発明の実
施例を説明する断面図である。 尚図において、１，２……P+型ソース，ドレ
イン領域、３……絶縁膜、４……ゲート電極、５
……リンガラス膜、６，７……N+拡散層、８，
９……ノンドープCVD膜又は熱酸化膜、１０…
…シリコン半導体基板である。
ネルトランジスタの断面図、第２図は本発明の実
施例を説明する断面図である。 尚図において、１，２……P+型ソース，ドレ
イン領域、３……絶縁膜、４……ゲート電極、５
……リンガラス膜、６，７……N+拡散層、８，
９……ノンドープCVD膜又は熱酸化膜、１０…
…シリコン半導体基板である。
Claims (1)
- 【特許請求の範囲】 １ Ｐ型不純物領域を備えるシリコン半導体基板
上に被着したリンガラス膜に、該不純物領域に達
するコンタクト孔を形成し、次に熱処理して該リ
ンガラス膜の該コンタクト孔部その他の部分に生
じた急峻角部をなだらかにする工程を有する半導
体装置の製造方法において、前記コンタクト孔を
形成した後に、前記熱処理時に前記リンガラス膜
から前記Ｐ型不純物領域へのリンのアウトデイフ
エージヨンを阻止する酸化膜層を、前記コンタク
ト孔内の前記Ｐ型不純物領域の露出表面部に設け
た後に前記熱処理を行い、その後、前記酸化膜層
を除去したことを特徴とした、半導体装置の製造
方法。 ２ 酸化膜層は化学気相成長によるノンドープ
CVD層又は低温酸化による熱酸化膜層であるこ
とを特徴とする特許請求の範囲第１項記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57041058A JPS58158931A (ja) | 1982-03-16 | 1982-03-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57041058A JPS58158931A (ja) | 1982-03-16 | 1982-03-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58158931A JPS58158931A (ja) | 1983-09-21 |
| JPH0414497B2 true JPH0414497B2 (ja) | 1992-03-13 |
Family
ID=12597810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57041058A Granted JPS58158931A (ja) | 1982-03-16 | 1982-03-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58158931A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5759869A (en) * | 1991-12-31 | 1998-06-02 | Sgs-Thomson Microelectronics, Inc. | Method to imporve metal step coverage by contact reflow |
| US5284800A (en) * | 1992-02-19 | 1994-02-08 | Integrated Device Technology, Inc. | Method for preventing the exposure of borophosphosilicate glass to the ambient and stopping phosphorus ions from infiltrating silicon in a semiconductor process |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51108776A (en) * | 1975-03-20 | 1976-09-27 | Fujitsu Ltd | Handotaisochino seizohoho |
| JPS53131770A (en) * | 1977-04-21 | 1978-11-16 | Fujitsu Ltd | Production of semiconductor device |
-
1982
- 1982-03-16 JP JP57041058A patent/JPS58158931A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58158931A (ja) | 1983-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3967310A (en) | Semiconductor device having controlled surface charges by passivation films formed thereon | |
| JPS597229B2 (ja) | 半導体装置の製造方法 | |
| JPH0258873A (ja) | 積層構造半導体基板および半導体装置 | |
| JPH0415619B2 (ja) | ||
| JPH1092764A (ja) | 半導体素子のポリサイド層形成方法 | |
| JPS5923468B2 (ja) | 半導体装置の製造方法 | |
| JPS60176240A (ja) | 半導体装置の製造方法 | |
| JPS6028141B2 (ja) | 半導体装置の製法 | |
| JPS58158931A (ja) | 半導体装置の製造方法 | |
| JP2707536B2 (ja) | 半導体装置の製造方法 | |
| JPS6240746A (ja) | 半導体装置 | |
| JPS61251165A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| KR20010078344A (ko) | 집적된 주입 논리 셀의 반도체 장치 및 그 제조 프로세스 | |
| JPS58112369A (ja) | 半導体装置の製造方法 | |
| JPH03183126A (ja) | 半導体装置の製造方法 | |
| JPS6113383B2 (ja) | ||
| JPS61251164A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JPS6092623A (ja) | 半導体装置の製造方法 | |
| JPS5974623A (ja) | 半導体集積回路の製造方法 | |
| JPH0290671A (ja) | 半導体集積回路の製造方法 | |
| JPS5931860B2 (ja) | 半導体装置 | |
| JPH0476953A (ja) | ショットキ・バリア・ダイオードとその製造方法 | |
| JPS61179575A (ja) | 半導体装置の製造方法 | |
| JPS6057645A (ja) | 半導体装置の製造法 | |
| JPH0491453A (ja) | 半導体装置 |