JPS6332631A - デ−タ処理装置のエラ−検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ処理装置の未定義命令及びマイクロプ
ログラムの該ジャンプエラー検出に係り、特に制御記憶
を有効に利用するのに好適なエラー検出方式に関する。

〔従来の技術〕

従来の装置は、特開昭５６−１０８１４９等に記載のよ
うに命令デコードユニットにＲＯＭを用い、未定義命令
エラー検出用に未定義命令エラー処理を行うマイクロプ
ログラムの先頭アドレスをエントリーしていた。しかし
、ＲＯＭが使用できない場合はハードワイヤードロジッ
クを組まねばならず、この場合には、先頭アドレスの変
更や、命令の追加の場合、ハードウェアの変更が必要で
あった。

〔発明が解決しようとする問題点〕

上記従来技術は、ＲＯＭを使用しない場合や、不確定多
数のマイクロ命令を追加する場合などに対しては考慮が
されておらず、ＲＯＭを使用できない場合には、命令デ
コード部で未定義命令の検出を行おうとすると多くのハ
ードウェアが必要となり、命令を追加した場合には大幅
なハードウエアの改造が発生するといった問題があった
。

本発明の目的は、ハードウェアの変更無しにマイクロ゛
命令の追加を可能にし、未定義命令の検出とともにマイ
クロプログラムの該ジャンプエラーの検出を少ないハー
ドウェアの追加により実現することにある。

〔問題点を解決するための手段〕

上記目的は、マイクロプログラムにマイクロ命令あ先頭
を示すビットと、命令実行ユニットの制御部にマイクロ
プログラムの分岐、命令分岐時に該ビットを参照し未定
義エラー及びマイクロプログラムの該ジャンプエラーを
検出する手段を持たせることにより達成される。

〔作用〕

マイクロプログラムの該ジャンプ検出回路及び未定義命
令エラー検出回路はそ九ぞれ制御記憶に用けられたマイ
クロプログラムの先頭を示すビットとマイクロプログラ
ムの分岐、マクロ命令マイクロプログラムモジュールへ
の分岐の情報のＡＮＤを取っておりそれぞれのＡＮＤ状
件が成立した時にマイクロプログラムの該ジャンプエラ
ー又は未定義命令エラーが検出される。

〔実施例〕

以下、本発明の一実施例を説明する。第２図は、ＣＰＵ
の内部構成図である。ＣＰＵはその構成要素として、内
部レジスタ群２０８．プログラムカウンタ２０９．ＡＬ
Ｕ　（算術論理演算ユニット）２０５、ＡＬＵ２０５と
他のＣＰＵ構成要素間を結ぶ内部バス２１０．主記憶か
ら読み出したデータを一時ホールドするＲＯＲ（読出デ
ータレジスタ）２０１．読み出されたデータを処理しマ
イクロ命令の先頭アドレスを生成する命令デコード部２
０３、演算を行ったデータを主記憶に書き込む為一時デ
ータをホールドするＷＯＲ（書込データレジスタ）２０
６．主記憶アクセス時の主記憶のアドレスをホールドす
るＭＡＲ（メモリアドレスレジスタ）２０７を有する。

ＣＰＵはプログラム実行待プログラムカウンタ２０９の
内容をＭＡＲ２０７にセットし、ＭＡＲ２０７のアドレ
スで主記憶に対しアクセスを行う、主記憶にアクセスし
読み出されてデー・夕はＲＯＲ２０１に取込まれる。

ＲＤＲに取込まれたデータは、命令実行に際し命令デユ
ーダ２０３により、命令に対応した内部処理手順のマイ
クロプログラムの先頭アドレスを生成し、制御部２０４
にマイクロプログラムの先頭アドレスを出力する。この
時デコーダ２０３では未定義命令の検出は行われずＲＯ
Ｒのデータに対応したマイクロプログラムの先頭アドレ
スが出力される。制御部２０３はマイクロプログラムの
先頭アドレスから始まるマイクロプログラムにて記述さ
れた処理手順により演算処理及びバスの制御運行う６但
しデコーダが生成したアドレスに対応した制御部内のマ
イクロ命令が無い場合には未定義命令エラーを制御内の
エラー検出回路が検出し一連の処理を中断しエラー処理
用マイクロプログラムを起動する。また、マイクロプロ
グラム実行中にマイクロプログラム該ジャンプエラーが
発生した場合にも制御部内のエラー検出回路がエラーを
検出し一連の処理をストップする。

制御部の構成を第１１３！Ｉに示す、制御部は、マイク
ロプログラムのアドレスセレクタ１．セレクトされたア
ドレスを一時ホールドする制御記憶アドレスレジスタＣ
３ＡＲ２，一部又は全てが書換え可能な制御記憶３．制
御記憶により読み出されたマイクロ命令を一時ホールド
するマイクロ命令レジスタＭＩＲ４，マイクロ命令デコ
ーダ５．加算器ｌＮＣｌ０ｅ！−５−検出回路６，７．
９より構成される。ＭＩＲ４は、論理的に“工”でマイ
クロ命令の先頭アドレスを表し、論理的に“０”それ以
外のアドレスを示すＪＩＮビット４１及びマイクロ命令
の分岐先アドレスを示すフィールド４３、マイクロプロ
グラムアドレス制御フィールド４４．演算・処理フィー
ルド４２より成る。信号線１１はＭＩＲ４より出力され
た分岐アドレス。

信号、１１１４は、工ＮＣ１０で現在実行中のマイクロ
命令のアドレスを＋１したアドレス信号線１３はエラー
処理マイクロ命令の先頭アドレス、信号線２１はマイク
ロ命令の先頭アドレス、現在実行中のマイクロ命令のア
ドレスの次のアドレス、マイクロ命令の分岐先のアドレ
スのいずれかをセレクトするセレクト信号、信号線２２
は、エラー処理マイクロ命令の先頭アドレスをセレクト
するセレクト信号で、信号線１９に命令分岐時に論理的
に・・１・・の信号が出力され、信号線１６には命令分
岐以外の分岐の時論理的にｌｊ　Ｉ　ＩＦの信号が出力
される。また信号線１５はＪＩＮビット４１の状態を出
力する信号線であり信号線１７．２０はエラー検出回路
の出力信号線である・ 以上のような構成を持つ制御部においてマクロ、、）令
マイクロプログラムモジュールへの分岐時に、−７・イ
クロ命令の先頭アドレスではないアドレスが信号線１２
より入力されると信号線１５及び１９に論理的にＨＩ　
ＩＩの信号が出力され未定義命令検出回路７により未定
義命令エラーが検出されエラー処理マイクロ命令が起動
される。またマクロ命令のマイクロプログラムモジュー
ルへの分岐以外の分岐時に分岐してはならないマイクロ
プログラムのアドレス、すなわちＪＩＮビットが論理的
に０”となっているようなアドレスに分岐した場合には
、信号線１５及び信号、１１１６に論理的に１１１　Ｉ
Ｉの信号が出力され、マイクロプログラム該ジャンプエ
ラーが検出される。

本実施例によれば、マイクロプログラム誤ジャンプエラ
ーと未定義命令エラーを検出するためにマイクロプログ
ラム中にエラー検出のために１ビツトを設け、ＡＮＤゲ
ートを２ケ追加することにより制御部で未定義命令エラ
ー及びマイクロプログラム誤ジャンプエラーの検出を可
能とし、制御記憶の有効利用を実現している。

〔発明の効果〕

本発明によれば、未定義命令の検出を制御記憶で行うた
め、命令体系の拡張・変更に際して未定義命令検出論理
の変更を必要とせず、ハードウェアの変更なしに命令体
系の拡張・変更ができるので多様な用途に最適な命令体
系を備えた処理装置を同一のハードウェアにて提供する
ことが可能であり、また、未定義命令検出論理は未定義
命令検出を命令デコード部にて行う場合繁雑なハードワ
イヤードロジックを必要とし命令体系が複雑であればあ
る程所要ゲート数が増加するのに対し、制御記憶にて行
う場合制御記憶の語数×１ビットのメモリとたかだか数
個のＩＣで構成することができるので、ハードウェアを
小型かつ安価にすることができるという効果がある。

さらに拡張命令使用されない場合にその命令のマイクロ
プログラムの先頭用空間をＪＩＮビットをＩＩ　ＯＩＴ
にすることにより他の命令のマイクロプログラムに流用
できるので制御記憶の拡張命令用空間の容量を小さくで
きるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例であるデータ処理装置の制御部
の内部構成図、第２図はＣＰＵの内部構成図を示す。 ３・・・制御記憶、４・・・マイクロ命令レジスタ、４
１・・・マイクロ命令の先頭であることを示すＪＩＮビ
ット、６，７・・・ＡＮＤゲート、１５・・・マイクロ
命令の先頭でないことを示す信号、１６・・・命令分岐
以外の分岐を示す信号、１９・・・命令分岐を示す信号
、１７・・・マイクロプログラム誤ジャンプエラ−１検
出信号、２０・・・未定義命令検出信号。

Claims (1)

【特許請求の範囲】
1. １、マクロ命令を実行し、マイクロプログラムにより制
   御されるデータ処理装置において、マイクロプログラム
   中にマイクロ命令の先頭か否かを示すビットを有し、マ
   イクロ命令の分岐を検出する第１の手段と、第１の手段
   により分岐が検出されたとき、該ビットとマイクロ命令
   の分岐の種別を参照し、マクロ命令マイクロプログラム
   モジユールへの分岐以外の場合マイクロプログラムの該
   ジャンプエラーを検出する第２の手段と、分岐がマクロ
   命令マイクロプログラムモジユールへの分岐の場合、該
   ビットを参照することにより未定義マクロ命令を検出す
   る第３の手段を設けたことを特徴とするデータ処理装置
   のエラー検出方式。