JPS6334435B2 - - Google Patents
Info
- Publication number
- JPS6334435B2 JPS6334435B2 JP25309085A JP25309085A JPS6334435B2 JP S6334435 B2 JPS6334435 B2 JP S6334435B2 JP 25309085 A JP25309085 A JP 25309085A JP 25309085 A JP25309085 A JP 25309085A JP S6334435 B2 JPS6334435 B2 JP S6334435B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- drive
- pulse motor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
- G04C3/00—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means
- G04C3/14—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means incorporating a stepping motor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromechanical Clocks (AREA)
- Control Of Stepping Motors (AREA)
Description
【発明の詳細な説明】
本発明は電子時計におけるパルスモータの駆動
回路に関するものであり、本発明の目的はパルス
モータの抵消費電力化を計ると共に高信頼化をも
達成することにある。
回路に関するものであり、本発明の目的はパルス
モータの抵消費電力化を計ると共に高信頼化をも
達成することにある。
電子時計用として使用されているパルスモータ
の駆動回路について、定常時は低出力で良いため
比較的狭いパルス巾の駆動パルスとして消費電流
を低減し、曜日送り負荷時、衝撃負荷時等の異常
時にパルス巾を駆動コイルの誘起電圧によつて制
御してステツプ状に広く設定し高出力とする方式
が提案されている。
の駆動回路について、定常時は低出力で良いため
比較的狭いパルス巾の駆動パルスとして消費電流
を低減し、曜日送り負荷時、衝撃負荷時等の異常
時にパルス巾を駆動コイルの誘起電圧によつて制
御してステツプ状に広く設定し高出力とする方式
が提案されている。
しかるに上記方式は駆動コイルの誘起電圧を検
出するために、駆動パルスが切れた直後に駆動コ
イルを開回路とするため、誘起電圧による制動力
がパルスモータの回転子にまつたく働かず、した
がつて、回転が不安定となりステツプ送り等の誤
動作が生じやすく、また誘起電圧が直接検出用イ
ンバータ入力に印加されるため、インバータのし
きい値電圧に合せて駆動コイルの巻数を設定する
必要があるという欠点がある。
出するために、駆動パルスが切れた直後に駆動コ
イルを開回路とするため、誘起電圧による制動力
がパルスモータの回転子にまつたく働かず、した
がつて、回転が不安定となりステツプ送り等の誤
動作が生じやすく、また誘起電圧が直接検出用イ
ンバータ入力に印加されるため、インバータのし
きい値電圧に合せて駆動コイルの巻数を設定する
必要があるという欠点がある。
更に、２相の交互駆動パルスの１つの相の駆動
パルスが切れた直後の誘起電圧で次の相の１パル
スのパルス巾を制御するため誘起電圧がしきい値
電圧近傍のときはパルス巾が１パルス毎に切換り
必要な出力が得られないため誤動作する場合が生
じるという欠点もあつた。
パルスが切れた直後の誘起電圧で次の相の１パル
スのパルス巾を制御するため誘起電圧がしきい値
電圧近傍のときはパルス巾が１パルス毎に切換り
必要な出力が得られないため誤動作する場合が生
じるという欠点もあつた。
本発明は上述の欠点のない耐負荷特性、耐衝撃
性が良く安定度が高いパルスモータ駆動回路を提
供するものである。
性が良く安定度が高いパルスモータ駆動回路を提
供するものである。
本発明は定常時と異常時が相異なる一定パルス
巾の駆動パルスによつて駆動される時計用パルス
モータにおいて、駆動パルスが印加されていない
間は駆動コイルの一端は出力抵抗の低いトランジ
スタ、他端は出力抵抗の高いトランジスタを介し
て接地されることを特徴とする時計用パルスモー
タ駆動回路を提供することを目的とする。
巾の駆動パルスによつて駆動される時計用パルス
モータにおいて、駆動パルスが印加されていない
間は駆動コイルの一端は出力抵抗の低いトランジ
スタ、他端は出力抵抗の高いトランジスタを介し
て接地されることを特徴とする時計用パルスモー
タ駆動回路を提供することを目的とする。
又、本発明は定常時と異常時が相異なる一定パ
ルス巾の駆動パルスによつて駆動される時計用パ
ルスモータにおいて、異常時には一定時間持続し
て定常時とは異なる一定パルス巾のパルスを供給
することを特徴とするパルスモータ駆動回路を提
供することを目的とする。
ルス巾の駆動パルスによつて駆動される時計用パ
ルスモータにおいて、異常時には一定時間持続し
て定常時とは異なる一定パルス巾のパルスを供給
することを特徴とするパルスモータ駆動回路を提
供することを目的とする。
以下実施例について説明する。
第１図は、時計用パルスモータの一実施例で１
０１は少なくとも２極の磁極を有する磁石よりな
る回転子、１０２，１０３は磁性材よりなる固定
子、１０４は駆動コイル、ａ，ｂは駆動コイル端
子であり、ａ，ｂに印加される２相のパルス電圧
による電流のため駆動コイルに発生する磁束を固
定子に導いて回転子を定方向にステツプ状に回転
させるものである。また、第２図は時計用パルス
モータの他の実施例である。
０１は少なくとも２極の磁極を有する磁石よりな
る回転子、１０２，１０３は磁性材よりなる固定
子、１０４は駆動コイル、ａ，ｂは駆動コイル端
子であり、ａ，ｂに印加される２相のパルス電圧
による電流のため駆動コイルに発生する磁束を固
定子に導いて回転子を定方向にステツプ状に回転
させるものである。また、第２図は時計用パルス
モータの他の実施例である。
第３図は従来の時計用パルスモータ駆動回路の
一実施例のブロツク図で１１０は発振回路、１１
１は分周回路、１１２はパルス発生回路、１１３
は駆動回路、１１４は検出制御回路を示す。第４
図は本発明の時計用パルスモータ駆動回路の一実
施例のブロツク図で１１５は発振回路、１１６は
分周回路、１１７はパルス発生回路、１１８は駆
動回路、１１９は検出制御回路、１２０は計数回
路を示す。第５図は本発明の駆動回路の具体的一
実施例であり、第６図は駆動コイルの状態説明
図、第７図、第８図は各部の波形図であり、第７
図は定常時、第８図は負荷時の状態を示し、第９
図は駆動回路の他の具体的実施例を示す。
一実施例のブロツク図で１１０は発振回路、１１
１は分周回路、１１２はパルス発生回路、１１３
は駆動回路、１１４は検出制御回路を示す。第４
図は本発明の時計用パルスモータ駆動回路の一実
施例のブロツク図で１１５は発振回路、１１６は
分周回路、１１７はパルス発生回路、１１８は駆
動回路、１１９は検出制御回路、１２０は計数回
路を示す。第５図は本発明の駆動回路の具体的一
実施例であり、第６図は駆動コイルの状態説明
図、第７図、第８図は各部の波形図であり、第７
図は定常時、第８図は負荷時の状態を示し、第９
図は駆動回路の他の具体的実施例を示す。
第５図において、分周回路１１６のフリツプ・
フロツプ（以下FFと称する）２０８，２０９の
出力はパルス発生回路１１７のゲート回路２１１
の入力となつており、定常時はFF２０８の出力
がパルス発生回路１１７のFF２１４，２１５の
リセツト端子R1，R2に印加されて各出力F1，F2
に短かいパルス巾のパルスφ1，φ2が交互に発生
する。また各出力F1，F2は検出制御回路１１９
のOR回路２２７の入力に接続され、その出力は
リセツト−セツトフリツプフロツプ（以下RS−
FFと称する）のS4端子に接続されている。FF２
１４の他の出力1はFF２１６及びAND回路２
１２，２１３で構成される制御回路２３２のFF
２１６の入力及び駆動回路１１８のＰ−ch MOS
トランジスタ２１８の入力に、FF２１５の出力
Ｆ2はFF２１６の他の入力及び駆動回路１１８の
Ｐ−ch MOSトランジスタ２１９の入力に接続さ
れ、FF２１６の出力F3はＮ−ch MOSトランジ
スタ２２０、AND回路２１２の各入力に、出力
Ｆ3はＮ−ch MOSトランジスタ２２１、AND回
路２１３の各入力に接続されている。
フロツプ（以下FFと称する）２０８，２０９の
出力はパルス発生回路１１７のゲート回路２１１
の入力となつており、定常時はFF２０８の出力
がパルス発生回路１１７のFF２１４，２１５の
リセツト端子R1，R2に印加されて各出力F1，F2
に短かいパルス巾のパルスφ1，φ2が交互に発生
する。また各出力F1，F2は検出制御回路１１９
のOR回路２２７の入力に接続され、その出力は
リセツト−セツトフリツプフロツプ（以下RS−
FFと称する）のS4端子に接続されている。FF２
１４の他の出力1はFF２１６及びAND回路２
１２，２１３で構成される制御回路２３２のFF
２１６の入力及び駆動回路１１８のＰ−ch MOS
トランジスタ２１８の入力に、FF２１５の出力
Ｆ2はFF２１６の他の入力及び駆動回路１１８の
Ｐ−ch MOSトランジスタ２１９の入力に接続さ
れ、FF２１６の出力F3はＮ−ch MOSトランジ
スタ２２０、AND回路２１２の各入力に、出力
Ｆ3はＮ−ch MOSトランジスタ２２１、AND回
路２１３の各入力に接続されている。
制御回路２３２のAND回路２１２の他の入力
にはFF２１０の出力F0が、AND回路２１３の他
の入力には出力0が接続され、AND回路２１２
の出力はＮ−ch MOSトランジスタ２２３、
AND回路２１３の出力はＮ−ch MOSトランジ
スタ２２２の各入力に接続されている。駆動コイ
ル２１７はMOSトランジスタの共通ドレインａ，
ｂ間に接続され、ａ端子は誘起電圧検出インバー
タ２２４，２２５及び出力抵抗の高いトランジス
タ２２２，２２３で構成された検出回路２３３の
誘起電圧検出インバータ２２５、ｂ端子は誘起電
圧検出インバータ２２４の各入力ゲートに接続さ
れ、各出力はゲート回路２２６の入力接続され、
またゲート回路２２６の他の入力にはFF２１０
の出力がF0，0が接続され、出力ｎはRS−FF
２２８のリセツト端子R4に接続されている。ま
た、出力抵抗の高いトランジスタ２２２，２２
３、の代りに第９図に示す如くスイツチ素子とし
て動作する抵抗の低いトランジスタ３０３，３０
４と高抵抗３０１，３０２の直列接続を用いても
よい。AND回路２２９はRS−FF２２８の出力
F4、及びFF２１０の入力0を２入力とし、その
出力ｊはRS−FF２３０のリセツト端子R5に接続
されており、定常時はｊ＝０に設定される。RS
−FF２３０のセツト端子S5には計数回路１２０
の出力が、出力F5にはリセツト端子R6が接続さ
れており、またRS−FF２３０の各出力F5，5
はゲート回路２１１の入力に接続されこのゲート
回路２１１出力に応じてパルス発生回路１１７は
パルス巾の異なる出力パルスを発生する。
にはFF２１０の出力F0が、AND回路２１３の他
の入力には出力0が接続され、AND回路２１２
の出力はＮ−ch MOSトランジスタ２２３、
AND回路２１３の出力はＮ−ch MOSトランジ
スタ２２２の各入力に接続されている。駆動コイ
ル２１７はMOSトランジスタの共通ドレインａ，
ｂ間に接続され、ａ端子は誘起電圧検出インバー
タ２２４，２２５及び出力抵抗の高いトランジス
タ２２２，２２３で構成された検出回路２３３の
誘起電圧検出インバータ２２５、ｂ端子は誘起電
圧検出インバータ２２４の各入力ゲートに接続さ
れ、各出力はゲート回路２２６の入力接続され、
またゲート回路２２６の他の入力にはFF２１０
の出力がF0，0が接続され、出力ｎはRS−FF
２２８のリセツト端子R4に接続されている。ま
た、出力抵抗の高いトランジスタ２２２，２２
３、の代りに第９図に示す如くスイツチ素子とし
て動作する抵抗の低いトランジスタ３０３，３０
４と高抵抗３０１，３０２の直列接続を用いても
よい。AND回路２２９はRS−FF２２８の出力
F4、及びFF２１０の入力0を２入力とし、その
出力ｊはRS−FF２３０のリセツト端子R5に接続
されており、定常時はｊ＝０に設定される。RS
−FF２３０のセツト端子S5には計数回路１２０
の出力が、出力F5にはリセツト端子R6が接続さ
れており、またRS−FF２３０の各出力F5，5
はゲート回路２１１の入力に接続されこのゲート
回路２１１出力に応じてパルス発生回路１１７は
パルス巾の異なる出力パルスを発生する。
第７図において、ｔ＝t1で1パルスが発生し、
第５図の駆動回路１１８内のＰ−chMOSトラン
ジスタ２１８はオンとなり、Ｎ−ch MOSトラン
ジスタ２２１はオンとなつているため第６図１の
如くになり駆動コイルａ端子に駆動電圧が印加さ
れａ→ｂに電流が流れ固定子１０２，１０３は励
磁されて回転子１０１は右方向に180゜回転し一定
時間振動して停止する。ｔ＝t2で駆動パルスが切
れた直後にＮ−ch MOSトランジスタ２２１はオ
フとなり、Ｎ−ch MOSトランジスタ２２０、及
び出力抵抗の高いＮ−ch MOSトランジスタ２２
３（等価抵抗をｒとする）がオンとなり、ａ端子
はほゞ直接、ｂ端子は抵抗ｒを介して接地され第
６図２の如くになる。回転子の回転にともなう誘
起電圧は分圧されて検出回路２３３の検出インバ
ータ２２４に印加され、ｔ＝t3〜t4で誘起電圧が
インバータのしきい値電圧以上となりゲート回路
出力ｎが発生する。φ1によつてｔ＝t1でRS−FF
２８８の出力ｉ＝１にセツトされたものがゲート
回路出力ｎによりｔ＝t3でｉ＝０にリセツトされ
る。したがつてAND回路出力ｊ＝０であり、RS
−FF２３０の出力F5＝１、5＝０となつてお
り、ゲート回路２１１は高い周波数の分周出力を
パルス発生回路１１７のFF２１４，２１５の各
リセツト端子R1，R2に印加するから駆動パルス
巾は狭く設定されている。
第５図の駆動回路１１８内のＰ−chMOSトラン
ジスタ２１８はオンとなり、Ｎ−ch MOSトラン
ジスタ２２１はオンとなつているため第６図１の
如くになり駆動コイルａ端子に駆動電圧が印加さ
れａ→ｂに電流が流れ固定子１０２，１０３は励
磁されて回転子１０１は右方向に180゜回転し一定
時間振動して停止する。ｔ＝t2で駆動パルスが切
れた直後にＮ−ch MOSトランジスタ２２１はオ
フとなり、Ｎ−ch MOSトランジスタ２２０、及
び出力抵抗の高いＮ−ch MOSトランジスタ２２
３（等価抵抗をｒとする）がオンとなり、ａ端子
はほゞ直接、ｂ端子は抵抗ｒを介して接地され第
６図２の如くになる。回転子の回転にともなう誘
起電圧は分圧されて検出回路２３３の検出インバ
ータ２２４に印加され、ｔ＝t3〜t4で誘起電圧が
インバータのしきい値電圧以上となりゲート回路
出力ｎが発生する。φ1によつてｔ＝t1でRS−FF
２８８の出力ｉ＝１にセツトされたものがゲート
回路出力ｎによりｔ＝t3でｉ＝０にリセツトされ
る。したがつてAND回路出力ｊ＝０であり、RS
−FF２３０の出力F5＝１、5＝０となつてお
り、ゲート回路２１１は高い周波数の分周出力を
パルス発生回路１１７のFF２１４，２１５の各
リセツト端子R1，R2に印加するから駆動パルス
巾は狭く設定されている。
次にｔ＝t5で2パルスが発生し、Ｐ−ch
MOSトランジスタ２１９はオンとなり、Ｎ−ch
MOSトランジスタ２２０はオンとなつているた
め、第６図３の如くになり、駆動コイルのｂ端子
に駆動電圧が印加されｂ→ａに電流が流れ固定子
１０２，１０３は前とは逆に励磁され回転子は右
方向に再び180゜回転し一定時間振動して停止す
る。ｔ＝t6で駆動パルスが切れた直後にＮ−ch
MOSトランジスタ２２０はオフとなり、Ｎ−ch
MOSトランジスタ２２１、及び出力抵抗の高い
Ｎ−ch MOSトランジスタ２２２（等価抵抗をｒ
とする）がオンとなり、ｂ端子はほゞ直接、ａ端
子は抵抗ｒを介して接地され第６図４の如くにな
る。回転子の回転にともなう誘起電圧は分圧され
て検出回路２３３の検出インバータ２２５印加さ
れ、ｔ＝t7〜t8で誘起電圧がインバーターのしき
い値電圧以上となりゲート回路出力が発生し、以
下は前と同様にして駆動パルス巾は狭く設定され
る。すなわち定常時に無負荷状態で駆動コイルの
誘起電圧が検出用インバーターのしきい値電圧以
上あれば、パルス巾は狭く設定され、駆動パルス
が印加されていない間は駆動コイルは等価抵抗ｒ
を介して閉回路となり、誘起電圧により制動電流
が流れるため回転子の動作の安定化が著しく向上
する。駆動パルスが切れた直後の駆動コイルの誘
起電圧をｖ、駆動コイル抵抗をＲとすれば、検出
用インバーターに印加される電圧はrv／（Ｒ＋
ｒ）となり、等価抵抗ｒを変えることにより検出
インバーターのしきい値電圧に合せることが可能
である。負荷がかかつて異常状態となつた場合を
考えてみる。第８図に於て最初は正常でｔ＝t11
〜t12で狭い駆動パルスが駆動コイルに印加され、
ｔ＝t13〜t14で検出インバーター出力が発生して
いる。この状態で負荷がかかつてくると回転子の
角速度が低下しｔ＝t15以後の誘起電圧が検出用
インバーターのしきい値電圧以下となり、ｔ＝
t17でｊ出力が発生し、RS−FF２３０のF5＝０、
Ｆ5＝１にリセツトされ、ゲート回路２１１が切
換り、低い周波数の分周出力がパルス発生回路１
１７のFF２１４，２１５のR1，R2に印加され駆
動パルス巾はステツプ状に広くなる。一方計数回
路１２０のリセツトは解除され、駆動パルス数の
計数を開始する。例えば曜日送りに要するパルス
数程度にパルス計数回路を設定しておけば、曜日
送り開始にともない駆動パルス巾が広くなり、曜
日送り終了後に計数出力が発生しRS−FF２３０
のS5端子にセツトパルスが印加され、F5＝１、
Ｆ5＝０となり、計数回路１２０は０リセツトさ
れ、ゲート回路２１１が切換り負荷がない状態に
戻り狭いパルス巾とすることができる。
MOSトランジスタ２１９はオンとなり、Ｎ−ch
MOSトランジスタ２２０はオンとなつているた
め、第６図３の如くになり、駆動コイルのｂ端子
に駆動電圧が印加されｂ→ａに電流が流れ固定子
１０２，１０３は前とは逆に励磁され回転子は右
方向に再び180゜回転し一定時間振動して停止す
る。ｔ＝t6で駆動パルスが切れた直後にＮ−ch
MOSトランジスタ２２０はオフとなり、Ｎ−ch
MOSトランジスタ２２１、及び出力抵抗の高い
Ｎ−ch MOSトランジスタ２２２（等価抵抗をｒ
とする）がオンとなり、ｂ端子はほゞ直接、ａ端
子は抵抗ｒを介して接地され第６図４の如くにな
る。回転子の回転にともなう誘起電圧は分圧され
て検出回路２３３の検出インバータ２２５印加さ
れ、ｔ＝t7〜t8で誘起電圧がインバーターのしき
い値電圧以上となりゲート回路出力が発生し、以
下は前と同様にして駆動パルス巾は狭く設定され
る。すなわち定常時に無負荷状態で駆動コイルの
誘起電圧が検出用インバーターのしきい値電圧以
上あれば、パルス巾は狭く設定され、駆動パルス
が印加されていない間は駆動コイルは等価抵抗ｒ
を介して閉回路となり、誘起電圧により制動電流
が流れるため回転子の動作の安定化が著しく向上
する。駆動パルスが切れた直後の駆動コイルの誘
起電圧をｖ、駆動コイル抵抗をＲとすれば、検出
用インバーターに印加される電圧はrv／（Ｒ＋
ｒ）となり、等価抵抗ｒを変えることにより検出
インバーターのしきい値電圧に合せることが可能
である。負荷がかかつて異常状態となつた場合を
考えてみる。第８図に於て最初は正常でｔ＝t11
〜t12で狭い駆動パルスが駆動コイルに印加され、
ｔ＝t13〜t14で検出インバーター出力が発生して
いる。この状態で負荷がかかつてくると回転子の
角速度が低下しｔ＝t15以後の誘起電圧が検出用
インバーターのしきい値電圧以下となり、ｔ＝
t17でｊ出力が発生し、RS−FF２３０のF5＝０、
Ｆ5＝１にリセツトされ、ゲート回路２１１が切
換り、低い周波数の分周出力がパルス発生回路１
１７のFF２１４，２１５のR1，R2に印加され駆
動パルス巾はステツプ状に広くなる。一方計数回
路１２０のリセツトは解除され、駆動パルス数の
計数を開始する。例えば曜日送りに要するパルス
数程度にパルス計数回路を設定しておけば、曜日
送り開始にともない駆動パルス巾が広くなり、曜
日送り終了後に計数出力が発生しRS−FF２３０
のS5端子にセツトパルスが印加され、F5＝１、
Ｆ5＝０となり、計数回路１２０は０リセツトさ
れ、ゲート回路２１１が切換り負荷がない状態に
戻り狭いパルス巾とすることができる。
本願の如く構成すれば、定常時は変換機の駆動
に必要な最小限のパルス巾５ミリsec以下の駆動
パルスで駆動し、曜日送り負荷が加わつている間
を含む一定時間は５ミリsec以上のパルス巾にす
ることにより、負荷に耐え得る駆動力を変換機に
与えて誤動作を防止することにより、平均消費電
流を1μA以下に低減することが可能である。
に必要な最小限のパルス巾５ミリsec以下の駆動
パルスで駆動し、曜日送り負荷が加わつている間
を含む一定時間は５ミリsec以上のパルス巾にす
ることにより、負荷に耐え得る駆動力を変換機に
与えて誤動作を防止することにより、平均消費電
流を1μA以下に低減することが可能である。
また、駆動パルスの印加終了時に駆動コイルは
抵抗の低いトランジスタと抵抗の高いトランジス
タ、又は第９図に示す如く抵抗の低いトランジス
タ及び高い抵抗を介して閉回路となり、誘起電圧
による制動電流が流れるため回転子の動作は著し
く安定し２ステツプ送り等の誤動作が防止でき
る。
抵抗の低いトランジスタと抵抗の高いトランジス
タ、又は第９図に示す如く抵抗の低いトランジス
タ及び高い抵抗を介して閉回路となり、誘起電圧
による制動電流が流れるため回転子の動作は著し
く安定し２ステツプ送り等の誤動作が防止でき
る。
検出用インバータに印加する電圧は高い出力抵
抗のトランジスタの等価抵抗ｒ又は第９図に示す
高抵抗３０１，３０２の値を変えることにより容
易にインバータのしきい値電圧に合せ込みができ
るためパルスモータの回転子の磁気モーメント、
駆動コイルの巻数等の基本仕様を変える必要がな
い利点も有する。
抗のトランジスタの等価抵抗ｒ又は第９図に示す
高抵抗３０１，３０２の値を変えることにより容
易にインバータのしきい値電圧に合せ込みができ
るためパルスモータの回転子の磁気モーメント、
駆動コイルの巻数等の基本仕様を変える必要がな
い利点も有する。
本実施例では、出力抵抗の高いトランジスタを
用いたが、第９図に示す如く抵抗の低いトランジ
スタ３０３，３０４と高抵抗３０１，３０２を用
いてもよい。抵抗の代りに容量を用いることも可
能であり、この場合はエネルギー蓄積が可能であ
る。
用いたが、第９図に示す如く抵抗の低いトランジ
スタ３０３，３０４と高抵抗３０１，３０２を用
いてもよい。抵抗の代りに容量を用いることも可
能であり、この場合はエネルギー蓄積が可能であ
る。
さらに駆動コイルの誘起電圧をCMOSインバ
ータ検出するため、特に変換機に検出コイルを設
けるとか、変換機に接続した輪列に接点又は半導
体を設けるとかの検出機構を必要としない利点も
有している。本実施例では異常時に駆動パルス巾
が定常時の２倍になるように設定したがステツプ
状に任意のパルス巾に設定することも可能であ
る。
ータ検出するため、特に変換機に検出コイルを設
けるとか、変換機に接続した輪列に接点又は半導
体を設けるとかの検出機構を必要としない利点も
有している。本実施例では異常時に駆動パルス巾
が定常時の２倍になるように設定したがステツプ
状に任意のパルス巾に設定することも可能であ
る。
第１図は時計用パルスモータの一実施例説明
図、第２図は他の実施例説明図、第３図は従来の
時計用パルスモータ駆動回路の一実施例のブロツ
ク図、第４図は本発明の時計用パルスモータ駆動
回路の一実施例のブロツク図、第５図は本発明の
駆動回路の具体的一実施例を示す回路図、第６図
１，２，３，４は駆動コイルの状態説明図、第７
図、第８図は各部の波形図、第９図は駆動回路の
他の具体的実施例を示す部分回路図である。 １１２，１１７……パルス発生回路、１１３…
…駆動回路、１１４，１１９……検出制御回路、
１２０……計数回路、２１８，２１９……Ｐ−
chMOSトランジスタ、２２０，２２１，２２２，
２２３……Ｎ−ch MOSトランジスタ、２２４，
２２５……検出用インバータ、３０１，３０２…
…高抵抗、２３２……制御回路、２３３……検出
回路。
図、第２図は他の実施例説明図、第３図は従来の
時計用パルスモータ駆動回路の一実施例のブロツ
ク図、第４図は本発明の時計用パルスモータ駆動
回路の一実施例のブロツク図、第５図は本発明の
駆動回路の具体的一実施例を示す回路図、第６図
１，２，３，４は駆動コイルの状態説明図、第７
図、第８図は各部の波形図、第９図は駆動回路の
他の具体的実施例を示す部分回路図である。 １１２，１１７……パルス発生回路、１１３…
…駆動回路、１１４，１１９……検出制御回路、
１２０……計数回路、２１８，２１９……Ｐ−
chMOSトランジスタ、２２０，２２１，２２２，
２２３……Ｎ−ch MOSトランジスタ、２２４，
２２５……検出用インバータ、３０１，３０２…
…高抵抗、２３２……制御回路、２３３……検出
回路。
Claims (1)
- 【特許請求の範囲】 １ 発振回路、分周回路、各々独立に制御される
複数のMOSトランジスタからなるパルスモータ
駆動回路、駆動コイル及びロータを含むパルスモ
ータ、前記パルスモータへの駆動パルス印加終了
直後のロータの自由減衰振動にともなつて前記駆
動コイルに発生する誘起電圧を検出する検出回
路、パルスの異なる出力パルスを発生するパルス
発生回路、前記検出回路によつて制御され前記パ
ルス発生回路のパルス巾大なる出力パルスを前記
パルスモータ駆動回路に供給する電子時計におい
て、 パルスモータ駆動回路は、前記駆動コイルの両
端に一端が接続された複数の高抵抗と、一方の高
抵抗の他端には駆動パルス印加時のみ非導通し、
駆動パルス印加時を除き導通して前記高抵抗を電
源の一端に接続するMOSトランジスタ及び前記
駆動パルス印加終了直後に前記駆動コイルに接続
された他の高抵抗の一端を前記電源の一端側に接
続するMOSトランジスタより構成されているこ
とを特徴とする電子時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25309085A JPS61116682A (ja) | 1985-11-12 | 1985-11-12 | 電子時計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25309085A JPS61116682A (ja) | 1985-11-12 | 1985-11-12 | 電子時計 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7663977A Division JPS5412777A (en) | 1977-06-29 | 1977-06-29 | Pulse motor driving circuit for watches |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61116682A JPS61116682A (ja) | 1986-06-04 |
| JPS6334435B2 true JPS6334435B2 (ja) | 1988-07-11 |
Family
ID=17246349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25309085A Granted JPS61116682A (ja) | 1985-11-12 | 1985-11-12 | 電子時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61116682A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999008375A1 (en) * | 1997-08-11 | 1999-02-18 | Seiko Epson Corporation | Electronic device |
-
1985
- 1985-11-12 JP JP25309085A patent/JPS61116682A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999008375A1 (en) * | 1997-08-11 | 1999-02-18 | Seiko Epson Corporation | Electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61116682A (ja) | 1986-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5038329A (en) | Step motor control mechanism for electronic timepiece | |
| US5382890A (en) | Integrated circuit driver having current limiter for brushless motor | |
| US4460282A (en) | Timepiece stepping motor drive circuit with stepping failure compensation | |
| US4312059A (en) | Electronic timepiece | |
| US4158287A (en) | Driver circuit for electro-mechanical transducer | |
| US5247235A (en) | Method of supplying power to a single phase step motor | |
| GB2076566A (en) | Electronic timepiece | |
| GB2026793A (en) | Miniature electric stepping motor | |
| US7283428B2 (en) | Step motor drive unit and analog electronic timepiece | |
| JPS6130225B2 (ja) | ||
| JPH0221757B2 (ja) | ||
| JPH01291698A (ja) | パルスモータ駆動回路 | |
| JP4236956B2 (ja) | ステップモータ制御装置及び電子時計 | |
| JPS6130224B2 (ja) | ||
| JP2655645B2 (ja) | ステッピングモータ制御方法およびその制御装置 | |
| JPS6123516B2 (ja) | ||
| JPS6363873B2 (ja) | ||
| JPS6123487B2 (ja) | ||
| JPS61116682A (ja) | 電子時計 | |
| JP4343549B2 (ja) | ステップモータ制御装置及び電子時計 | |
| JPS6330593B2 (ja) | ||
| JPS607480B2 (ja) | パルスモ−タの動作検出回路 | |
| JP3029128B2 (ja) | 電力制御回路 | |
| JPS6118151B2 (ja) | ||
| KR0116880Y1 (ko) | 다상모터 펄스 구동회로 |