JPS633462B2 - - Google Patents
Info
- Publication number
- JPS633462B2 JPS633462B2 JP54059940A JP5994079A JPS633462B2 JP S633462 B2 JPS633462 B2 JP S633462B2 JP 54059940 A JP54059940 A JP 54059940A JP 5994079 A JP5994079 A JP 5994079A JP S633462 B2 JPS633462 B2 JP S633462B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- view
- plating
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/04—Manufacture or treatment of leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は改良された半導体装置用リードフレー
ムに関するものである。
ムに関するものである。
半導体装置の容器は量産性及び低価格を計るべ
く樹脂封止型が広く採用されている。そして、こ
の樹脂封止型半導体装置はリードフレームを用い
て製造するのが一般的である。このリードフレー
ムは、例えば第１図の平面図ａ、Ａ−A′断面図
ｂに示すように、コバール等の金属薄板を写真蝕
刻法あるいはプレス加工により、外枠３，３′間
に半導体素子６を固着するためのダイスステージ
４と外部リード５と外部リード５を固定している
内枠２が一体的に形成されている。その表面は部
分的に内部リード１の先端部の金属細線接続部７
及びダイスステージ４の表裏に銀メツキ等のメツ
キ層８が設けられている。このようなリードフレ
ームを用いた樹脂封止型半導体装置は、先ずダイ
スステージ４に半導体素子６が接着され、次いで
素子６と内部リード１が金細線９により接続され
ている。
く樹脂封止型が広く採用されている。そして、こ
の樹脂封止型半導体装置はリードフレームを用い
て製造するのが一般的である。このリードフレー
ムは、例えば第１図の平面図ａ、Ａ−A′断面図
ｂに示すように、コバール等の金属薄板を写真蝕
刻法あるいはプレス加工により、外枠３，３′間
に半導体素子６を固着するためのダイスステージ
４と外部リード５と外部リード５を固定している
内枠２が一体的に形成されている。その表面は部
分的に内部リード１の先端部の金属細線接続部７
及びダイスステージ４の表裏に銀メツキ等のメツ
キ層８が設けられている。このようなリードフレ
ームを用いた樹脂封止型半導体装置は、先ずダイ
スステージ４に半導体素子６が接着され、次いで
素子６と内部リード１が金細線９により接続され
ている。
このようにリードフレームの表面は、少なくと
もダイスステージ４及び内部リード１の金属細線
接続部７に銀メツキ等の処理を施こす必要があ
る。
もダイスステージ４及び内部リード１の金属細線
接続部７に銀メツキ等の処理を施こす必要があ
る。
この部分的にメツキを施こす方法を第２図の平
面図ａ、Ａ−A′断面図ｂ、Ｂ−B′におけるマス
クの断面図ｃ、により説明する。即ち、点線で示
した範囲内の内部リードの金属細線接続部７及び
ダイスステージ４の表裏にメツキを施こす場合に
は、点線の外側を、シリコーンゴム等の材料によ
りリードフレームの形状に合わせて製作されたマ
スク１０で被覆し、このマスクを使用することに
より点線内のリードフレームの表裏には所望のメ
ツキ層８を施こすことができる。
面図ａ、Ａ−A′断面図ｂ、Ｂ−B′におけるマス
クの断面図ｃ、により説明する。即ち、点線で示
した範囲内の内部リードの金属細線接続部７及び
ダイスステージ４の表裏にメツキを施こす場合に
は、点線の外側を、シリコーンゴム等の材料によ
りリードフレームの形状に合わせて製作されたマ
スク１０で被覆し、このマスクを使用することに
より点線内のリードフレームの表裏には所望のメ
ツキ層８を施こすことができる。
このようなメツキ法に於いて、同一リード数を
有するリードフレームで別のパターンを持つリー
ドフレーム例えば第３図の平面図ａに示すような
リードフレームを同じように部分的にメツキを施
こす場合は、Ｂ−B′におけるマスクの断面図ｂ
に示すように新たにそのリードフレームのパター
ンに合つたマスク１０′を製作する必要がある。
有するリードフレームで別のパターンを持つリー
ドフレーム例えば第３図の平面図ａに示すような
リードフレームを同じように部分的にメツキを施
こす場合は、Ｂ−B′におけるマスクの断面図ｂ
に示すように新たにそのリードフレームのパター
ンに合つたマスク１０′を製作する必要がある。
このようにリードフレームが変わる毎にメツキ
用マスクを新規に製作しなければならない。
用マスクを新規に製作しなければならない。
本発明は以上の欠点を改良したリードフレーム
を提供するものである。
を提供するものである。
即ち、同一リード数でパターンの異なるリード
フレームを製作する場合には、少なくともダイス
ステージ及び金属細線接続部以外のパターンをす
べてメツキ用のマスクパターンと同一形状にす
る。このようにして製作されたリードフレームの
ダイスステージ及び金属細線接続部にメツキを施
こす場合には、メツキを施こさない領域を覆うマ
スクを唯一つ作成しておけば、すべてのリードフ
レームに対するメツキ用マスクとして使用可能で
ある。
フレームを製作する場合には、少なくともダイス
ステージ及び金属細線接続部以外のパターンをす
べてメツキ用のマスクパターンと同一形状にす
る。このようにして製作されたリードフレームの
ダイスステージ及び金属細線接続部にメツキを施
こす場合には、メツキを施こさない領域を覆うマ
スクを唯一つ作成しておけば、すべてのリードフ
レームに対するメツキ用マスクとして使用可能で
ある。
次に実施例について説明する。第４図は本発明
のリードフレームを説明するための平面図ａ及び
Ｂ−B′におけるマスクの断面図ｂである。第２
図で示したリードフレームと第４図に示すリード
フレームを参照すると、どちらも16本の外部リー
ド５を有する樹脂封止型半導体装置用リードフレ
ームであり、第２図に示したダイスステージ４は
大きい半導体素子を塔載すべく第４図に示すダイ
スステージ４より大きく作られている。しかしな
がらダイスステージ４及び金属細線接続部７以外
の外側のパターンは両者とも全く同一形状になつ
ている。即ち、内枠２より内側にある複数の平行
する内部リード１を該平行内部リードと直交する
境界１１でメツキ部と非メツキ部に区分し、少く
ともダイスステージ４及び金属細線接続部７を含
む領域（点線枠内）にメツキを施すものである。
のリードフレームを説明するための平面図ａ及び
Ｂ−B′におけるマスクの断面図ｂである。第２
図で示したリードフレームと第４図に示すリード
フレームを参照すると、どちらも16本の外部リー
ド５を有する樹脂封止型半導体装置用リードフレ
ームであり、第２図に示したダイスステージ４は
大きい半導体素子を塔載すべく第４図に示すダイ
スステージ４より大きく作られている。しかしな
がらダイスステージ４及び金属細線接続部７以外
の外側のパターンは両者とも全く同一形状になつ
ている。即ち、内枠２より内側にある複数の平行
する内部リード１を該平行内部リードと直交する
境界１１でメツキ部と非メツキ部に区分し、少く
ともダイスステージ４及び金属細線接続部７を含
む領域（点線枠内）にメツキを施すものである。
このようなリードフレームの少くともダイスス
テージ４及び金属細線接続部７に部分メツキを施
こす場合に使用するマスク１０は共通になり、ど
ちらのリードフレームのメツキにも使用できる利
点を有する。本発明は16本リード以外、即ち18本
リード、20本リード等のリードフレームにも適用
できることは明白である。
テージ４及び金属細線接続部７に部分メツキを施
こす場合に使用するマスク１０は共通になり、ど
ちらのリードフレームのメツキにも使用できる利
点を有する。本発明は16本リード以外、即ち18本
リード、20本リード等のリードフレームにも適用
できることは明白である。
第１図は部分メツキしたリードフレームを示す
平面図ａ及びＡ−A′断面図ｂ、第２図はリード
フレームの部分メツキ方法を説明する平面図ａ、
Ａ−A′断面図ｂ及びＢ−B′におけるマスクの断
面図ｃ、第３図は他のリードフレームの部分メツ
キ方法を説明する平面図ａ及びＢ−B′における
マスクの断面図ｂ、第４図は本発明のリードフレ
ームを説明するための平面図ａ及びＢ−B′にお
けるマスクの断面図ｂである。 １……内部リード、２……内枠、３，３′……
外枠、４……ダイスステージ、５……外部リー
ド、６……半導体素子、７……金属細線接続部、
８……メツキ層、９……金細線、１０，１０′…
…メツキ用マスク、１１……境界。
平面図ａ及びＡ−A′断面図ｂ、第２図はリード
フレームの部分メツキ方法を説明する平面図ａ、
Ａ−A′断面図ｂ及びＢ−B′におけるマスクの断
面図ｃ、第３図は他のリードフレームの部分メツ
キ方法を説明する平面図ａ及びＢ−B′における
マスクの断面図ｂ、第４図は本発明のリードフレ
ームを説明するための平面図ａ及びＢ−B′にお
けるマスクの断面図ｂである。 １……内部リード、２……内枠、３，３′……
外枠、４……ダイスステージ、５……外部リー
ド、６……半導体素子、７……金属細線接続部、
８……メツキ層、９……金細線、１０，１０′…
…メツキ用マスク、１１……境界。
Claims (1)
- １ ダイスステージ部と複数のリード部を有し、
前記ダイスステージ部及びダイスステージ部の近
傍が部分メツキされている半導体装置用リードフ
レームにおいて、前記部分メツキされている部分
以外の部分が他種のリードフレームと同一の形状
であることを特徴とする半導体装置用リードフレ
ーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5994079A JPS55151357A (en) | 1979-05-16 | 1979-05-16 | Lead frame for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5994079A JPS55151357A (en) | 1979-05-16 | 1979-05-16 | Lead frame for semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55151357A JPS55151357A (en) | 1980-11-25 |
| JPS633462B2 true JPS633462B2 (ja) | 1988-01-23 |
Family
ID=13127631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5994079A Granted JPS55151357A (en) | 1979-05-16 | 1979-05-16 | Lead frame for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55151357A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2648353B2 (ja) * | 1988-12-06 | 1997-08-27 | 新光電気工業株式会社 | リードフレームの製造方法 |
| JP2648354B2 (ja) * | 1988-12-09 | 1997-08-27 | 新光電気工業株式会社 | リードフレームの製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5848638B2 (ja) * | 1977-05-21 | 1983-10-29 | 三菱電機株式会社 | 半導体装置用リ−ドフレ−ム部分めつき装置 |
-
1979
- 1979-05-16 JP JP5994079A patent/JPS55151357A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55151357A (en) | 1980-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS633462B2 (ja) | ||
| JPS60189940A (ja) | 樹脂封止型半導体装置の製法 | |
| JPS5858439B2 (ja) | リ−ドフレ−ムの製造方法 | |
| JPS63200550A (ja) | リ−ドフレ−ム | |
| JP2634249B2 (ja) | 半導体集積回路モジュール | |
| JP3832911B2 (ja) | Ｉｃパッケージ等に用いるベースの製法 | |
| JPH0410699Y2 (ja) | ||
| JPS58171838A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH0526761Y2 (ja) | ||
| JPS62226649A (ja) | ハイブリツド型半導体装置 | |
| JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPH03248454A (ja) | 混成集積回路装置 | |
| JPS6010759A (ja) | リードフレームの製造方法 | |
| JPH0536893A (ja) | 混成集積回路 | |
| JPS62216257A (ja) | リ−ドフレ−ムの製造方法 | |
| JPH0637123A (ja) | 半導体装置 | |
| JPS5947462B2 (ja) | 半導体装置用リ−ド構成 | |
| JPH03152966A (ja) | 半導体装置用リードフレーム | |
| JPS5887837A (ja) | 半導体装置 | |
| JPH04368157A (ja) | 表面実装型半導体装置およびその製造方法 | |
| JPS6327029A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS6031248A (ja) | 実装パッケ−ジ | |
| JPH04176156A (ja) | 半導体装置用リードフレーム | |
| JPH01111363A (ja) | 半導体装置の製造方法 | |
| JPS60121753A (ja) | 半導体装置とその製造方法 |