JPS6334665A - 多重プロセツサ−におけるオンライン方式 - Google Patents
多重プロセツサ−におけるオンライン方式Info
- Publication number
- JPS6334665A JPS6334665A JP17745986A JP17745986A JPS6334665A JP S6334665 A JPS6334665 A JP S6334665A JP 17745986 A JP17745986 A JP 17745986A JP 17745986 A JP17745986 A JP 17745986A JP S6334665 A JPS6334665 A JP S6334665A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- command
- firmware
- cpu
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はファームウェアＣＰＵとホストＣＰＵのバス間
をオンラインで高速度に接続するための多重プロセッサ
ーにおけるオンライン方式に関する。
をオンラインで高速度に接続するための多重プロセッサ
ーにおけるオンライン方式に関する。
単なるコンピュータ間のコミュニケーションとしてはロ
ー力ルエリアネッ１−ワーク、バイシング方式、電話回
線を利用したオンライン方式等が開発されている。
ー力ルエリアネッ１−ワーク、バイシング方式、電話回
線を利用したオンライン方式等が開発されている。
しかしながら、近距踵にあるバス間のコミュニケーショ
ンに関しては、現在適当な技術が開発されていない。
ンに関しては、現在適当な技術が開発されていない。
アセンブラで記述され、又、パイプライン制御している
ファームウェア用ＣＰＵと、高級言語を主に使用し、デ
ータ加工を主要な業務とするホストＣＰＵとの間には極
端なスピード格差があり、単なるレコード転送例えばバ
イシング方式を用いた多重プロセッシングシステムを実
行すると、極めてＣＰＵ待ち時間の多い効率の悪いシス
テムができ上ってしまう６本発明は、効率的なオンライ
ン処理を行なうことを目的とするものである。
ファームウェア用ＣＰＵと、高級言語を主に使用し、デ
ータ加工を主要な業務とするホストＣＰＵとの間には極
端なスピード格差があり、単なるレコード転送例えばバ
イシング方式を用いた多重プロセッシングシステムを実
行すると、極めてＣＰＵ待ち時間の多い効率の悪いシス
テムができ上ってしまう６本発明は、効率的なオンライ
ン処理を行なうことを目的とするものである。
上記目的を達成するため、本発明は、ファームウェア側
とホストコンピュータとをオンラインで接続する方式に
おいて、ファームウェアＣＰＵ側に、受信用コマンドバ
ッファ、送信用コマンドバッファ及び大容量データ送信
用コモンバッファから成るインターフェース４を設け、
ホストＣＰＵ側に送信用コマンドバッファ、受信用コマ
ンドバッファ及び大容量データ受信用コモンバッファか
ら成るインターフェースを設け、上記両インターフェー
ス間を伝送ラインで接続し、前記ファームウェアＣＰＵ
側にリングバッファを設け、コマンドの種類を示すイン
デックスとデータのワード数を知らせる引数部とデータ
部とから成る可変長コマンドをホスト側コマンドバッフ
ァからファームウェア側コマンドバッファに送信して上
記両インターフェース間でデータの交信を行うように成
すとともに、ホストＣＰＵ側から送られてくる前記可変
長コマンドを前記リングバッファに蓄積して該リングバ
ッファのコマンドを順次処理するようにしたものである
。
とホストコンピュータとをオンラインで接続する方式に
おいて、ファームウェアＣＰＵ側に、受信用コマンドバ
ッファ、送信用コマンドバッファ及び大容量データ送信
用コモンバッファから成るインターフェース４を設け、
ホストＣＰＵ側に送信用コマンドバッファ、受信用コマ
ンドバッファ及び大容量データ受信用コモンバッファか
ら成るインターフェースを設け、上記両インターフェー
ス間を伝送ラインで接続し、前記ファームウェアＣＰＵ
側にリングバッファを設け、コマンドの種類を示すイン
デックスとデータのワード数を知らせる引数部とデータ
部とから成る可変長コマンドをホスト側コマンドバッフ
ァからファームウェア側コマンドバッファに送信して上
記両インターフェース間でデータの交信を行うように成
すとともに、ホストＣＰＵ側から送られてくる前記可変
長コマンドを前記リングバッファに蓄積して該リングバ
ッファのコマンドを順次処理するようにしたものである
。
ホストＣＰＵ側は、ファームウェアＣＰＵ側のコマンド
処理情況に関係なく、コマンドを送り、このコマンドは
、ファームウェアＣＰＵ側のリングバッファに蓄えられ
る。ファームウェアＣＰＵ側は、必要に応じてリングバ
ッファのコマンドを取り出しこれを処理する。
処理情況に関係なく、コマンドを送り、このコマンドは
、ファームウェアＣＰＵ側のリングバッファに蓄えられ
る。ファームウェアＣＰＵ側は、必要に応じてリングバ
ッファのコマンドを取り出しこれを処理する。
従って１両ＣＰＵ間の処理スピードの相異に関係なく、
コマンドは効率良く処理され、いづれか一方のＣＰＵが
遊ぶということがない。
コマンドは効率良く処理され、いづれか一方のＣＰＵが
遊ぶということがない。
以下に本発明の構成を添付図面を参照して詳細に説明す
る。
る。
本発明のハードウェアの構成は、第２図に示すように、
ファームウェアＣＰＵ２Ｐのファームウェアパラレルイ
ンターフェース４とホス１− ＣＰ Ｕ ６側のホスト
ＣＰＵパラレルインターフェース８は、メモリマツブト
Ｉ１０になっており、互いのアドレスの算出や、相互Ｃ
ＰＵ２，６間のメモリマツブトの相違等によるマツピン
グ処理等はハードウェアロジックになっている６次に、
第１図を参照してインターフェース４，８内部を説明す
る。
ファームウェアＣＰＵ２Ｐのファームウェアパラレルイ
ンターフェース４とホス１− ＣＰ Ｕ ６側のホスト
ＣＰＵパラレルインターフェース８は、メモリマツブト
Ｉ１０になっており、互いのアドレスの算出や、相互Ｃ
ＰＵ２，６間のメモリマツブトの相違等によるマツピン
グ処理等はハードウェアロジックになっている６次に、
第１図を参照してインターフェース４，８内部を説明す
る。
第１図において、コマンドバッファ１０，１２．１４．
１６は、相手Ｃ，ＰＵに指示を与えたり、返事を送信す
るためのものであり、そのうち、Ｗｒｉｔ、ｅｌ ２＋
１４は、相手側に送信し、Ｒｅａｄｌ ０ 、 １
６は相手ＣＰＵより受信するものである。一方のＣＰＵ
のコマンドバッフアリｒｉｊｅの情報は図示のように、
相手ＣＰＵにとってはＲｅａｄバッファにくるようにハ
ンドリングされる。コモンバッファ２０．２２は、公知
の穴位置座標自動読取機等よりくる画像処理された膨大
なデータの入るところでファームウェアＣＰＵ側のコモ
ンバッファ２０はＷｒｉｔｅのみで、ホスＩ−Ｃｍ Ｐ
Ｕ側のコモンバッファ２２は受信のみに構成されてい
る。ファームウェア側のリングバッファ２４はホストＣ
ＰＵ６よりのコマンドをバッファリングしておく構成の
ものである。コモンバッファ２０はファームウェアＣＰ
Ｕ２内部のデータをブ 。
１６は、相手Ｃ，ＰＵに指示を与えたり、返事を送信す
るためのものであり、そのうち、Ｗｒｉｔ、ｅｌ ２＋
１４は、相手側に送信し、Ｒｅａｄｌ ０ 、 １
６は相手ＣＰＵより受信するものである。一方のＣＰＵ
のコマンドバッフアリｒｉｊｅの情報は図示のように、
相手ＣＰＵにとってはＲｅａｄバッファにくるようにハ
ンドリングされる。コモンバッファ２０．２２は、公知
の穴位置座標自動読取機等よりくる画像処理された膨大
なデータの入るところでファームウェアＣＰＵ側のコモ
ンバッファ２０はＷｒｉｔｅのみで、ホスＩ−Ｃｍ Ｐ
Ｕ側のコモンバッファ２２は受信のみに構成されてい
る。ファームウェア側のリングバッファ２４はホストＣ
ＰＵ６よりのコマンドをバッファリングしておく構成の
ものである。コモンバッファ２０はファームウェアＣＰ
Ｕ２内部のデータをブ 。
ロック転送する。そのため、オンライン時に、再度オン
ライン用バッファに書き直す必要はなく、高速性を追求
している。伝送ラインで接続された前記コモンバッファ
２０．２２はシェアートメモリを構成し、コモンバソフ
ァ２０から送信されたデータは１１０に送られることな
く直接コモンバッファ２２に転送される。
ライン用バッファに書き直す必要はなく、高速性を追求
している。伝送ラインで接続された前記コモンバッファ
２０．２２はシェアートメモリを構成し、コモンバソフ
ァ２０から送信されたデータは１１０に送られることな
く直接コモンバッファ２２に転送される。
次に、コマンドについて説明する。
コマンドの種類には３種ある。
まず、第１のものは、ホストＣＰＵ６よりファームウェ
アＣＰＵ２に指示のみするものであり、使用バッファは
ホストコマンドバッファ（Ｗｒｉｔｅ） １４とファ
ームコマンドバッファ（Ｒｅａｄ） １０で図に示され
ている。図中、Ａのインデックスでコマンドの種類を知
らせる。
アＣＰＵ２に指示のみするものであり、使用バッファは
ホストコマンドバッファ（Ｗｒｉｔｅ） １４とファ
ームコマンドバッファ（Ｒｅａｄ） １０で図に示され
ている。図中、Ａのインデックスでコマンドの種類を知
らせる。
Ａの引数部ではＢのデータのワード数を知らせる。Ｂが
ファームウェアＣＰＵ２にひき渡すデータである。ホス
トＣＰＵ６よりコマンドがくると、ファームウェアＣＰ
Ｕ２はコマンドをリングバッファ２４にブツシュし、且
つ該バッファ２４より、コマンドをポツプし、コマンド
の引数部指示のワード分だけデータをとりこみ処理する
。
ファームウェアＣＰＵ２にひき渡すデータである。ホス
トＣＰＵ６よりコマンドがくると、ファームウェアＣＰ
Ｕ２はコマンドをリングバッファ２４にブツシュし、且
つ該バッファ２４より、コマンドをポツプし、コマンド
の引数部指示のワード分だけデータをとりこみ処理する
。
第２のものは、ホストＣＰＵ６よりファームウェアＣＰ
Ｕ２にコマンドを送り、ファームウェアＣＰＵ２より返
事を貰うものである。
Ｕ２にコマンドを送り、ファームウェアＣＰＵ２より返
事を貰うものである。
使用バッファは、ホストコマンドバッファ（Ｒｅａｄ）
（Ｗｒｉｔ、、ｅ） １６ 、 １４、ファームコマン
ドバッファ （Ｒｅａｄ、Ｗｒｉｔ、ｅ） ｌ ０ 、
１２である。
（Ｗｒｉｔ、、ｅ） １６ 、 １４、ファームコマン
ドバッファ （Ｒｅａｄ、Ｗｒｉｔ、ｅ） ｌ ０ 、
１２である。
該コマンドは、第４図ａに示すように、ホストＣＰＵよ
りファームウェアＣＰＵヘコマンドを送信する。この送
信処理手順は、上記第１のコマンドと同じである。デー
タを処理したファームウェアＣＰＵ２は第３図と同形式
で第４図すに示すようにホストＣＰＵにデータを送信す
る。ホストＣＰＵはこのデータが来るまですａｉｅする
。
りファームウェアＣＰＵヘコマンドを送信する。この送
信処理手順は、上記第１のコマンドと同じである。デー
タを処理したファームウェアＣＰＵ２は第３図と同形式
で第４図すに示すようにホストＣＰＵにデータを送信す
る。ホストＣＰＵはこのデータが来るまですａｉｅする
。
第３のものは、第５図に示すように、ホストＣＰＵより
ファームウェアＣＰＵにコマンドを送り、ファームウェ
アＣＰＵは画像データのような大容量データをホストＣ
ＰＵに送信する。使用バッファは、ホスト側がコマンド
バッファ （Ｒｅａｄ）（Ｗｒｉｔ、ｅ） １４ 、
１６ 、コモンバッファ（Ｒｅａｄ） ２２である。フ
ァーム側はコマンドバッファ （Ｒｅａｄ）（Ｗｒｉｔ
ｅ） １０ 、 １２、コモンバッファ（Ｗｒｉｔｅ）
２０である。ホストＣＰＵ６よりコマンドバッファ
（Ｗｒｉｔ、ｅ）（Ｒｅａｄ）１４．１０を経由してコ
マンドをファームウェアＣＰＵ２に送り、ファームウェ
アＣＰＵ２では、画像データの送信要求であると判断す
ると、コモンバッファ（Ｗｒｉｔｅ） ２０にデータを
ブロック転送し、コマンドバッファ（Ｒｅａｄ） １６
に画像データがきたというコマンドを送信し、ホスＩ−
ＣＰ Ｕ ６に知らせる。
ファームウェアＣＰＵにコマンドを送り、ファームウェ
アＣＰＵは画像データのような大容量データをホストＣ
ＰＵに送信する。使用バッファは、ホスト側がコマンド
バッファ （Ｒｅａｄ）（Ｗｒｉｔ、ｅ） １４ 、
１６ 、コモンバッファ（Ｒｅａｄ） ２２である。フ
ァーム側はコマンドバッファ （Ｒｅａｄ）（Ｗｒｉｔ
ｅ） １０ 、 １２、コモンバッファ（Ｗｒｉｔｅ）
２０である。ホストＣＰＵ６よりコマンドバッファ
（Ｗｒｉｔ、ｅ）（Ｒｅａｄ）１４．１０を経由してコ
マンドをファームウェアＣＰＵ２に送り、ファームウェ
アＣＰＵ２では、画像データの送信要求であると判断す
ると、コモンバッファ（Ｗｒｉｔｅ） ２０にデータを
ブロック転送し、コマンドバッファ（Ｒｅａｄ） １６
に画像データがきたというコマンドを送信し、ホスＩ−
ＣＰ Ｕ ６に知らせる。
次に、画像データをコモンバッファ（Ｒｅａｄ）２２に
ブロック転送する。次に処理完了コードをコマンドバッ
ファ（Ｒｅａｄ） １６に転送する。
ブロック転送する。次に処理完了コードをコマンドバッ
ファ（Ｒｅａｄ） １６に転送する。
尚、様々なコマンドをサブルーチン化し、パッケージに
しておきホストＣＰＵ、ファームウェアＣＰＵ共モジュ
ール化した形で使用するものである。
しておきホストＣＰＵ、ファームウェアＣＰＵ共モジュ
ール化した形で使用するものである。
本発明は、上記コマンドと前記リングバッファ２４の組
み合わせを要旨とするものである。
み合わせを要旨とするものである。
一般的にファームウェアＣＰＵ２はデータ処理スピード
が高速であり、ホスＩ−ＣＰ Ｕ ６側は高級Ｚ７７１
を使っていること等からデータ処理スピードが遅い。従
って、単にインターフェース４，８間をオンラインで接
続した場合。
が高速であり、ホスＩ−ＣＰ Ｕ ６側は高級Ｚ７７１
を使っていること等からデータ処理スピードが遅い。従
って、単にインターフェース４，８間をオンラインで接
続した場合。
両インターフェース間で、コマンドを出し、又コマンド
を送り返すということをリアルタイムで処理することが
不可能である。そのため、ホスＩ−ＣＰ Ｕ側は、ファ
ームウェアＣＰＵ側でコマンドが処理されるのを待って
、その都度コマンドを送らなければならず、ＣＰＵ待ち
時間が長くなってしまい、その間、どちらか一方のＣＰ
Ｕが遊んでしまい非効率となる。しかるに、リングバッ
ファ２４の存在により、ホストＣＩ”Ｕ側は、ファーム
ウェア側のコマンド処理の結果に関係なく、コマン ド
を順次ファームウェア側に送り、リングバッファ２４に
蓄える。一方、ファームウェアＣＰＵ２側は、リングバ
ッファ２４に蓄えられたコマンドを、必要に応じてファ
ームウェアＣＰＵ側の処理スピードで順次処理し、高能
率の仕事を行うものである。本実施例のコマンドは必要
なデータのみを有する可変長コマンドであるため、デー
タ量がきわめて少なく、従って、多数のコマンドをリン
グバッファ２４に蓄えることができ、しかもコマンドは
必要なデータのみを有するから無駄のない高速のデータ
処理を可能とするものである。
を送り返すということをリアルタイムで処理することが
不可能である。そのため、ホスＩ−ＣＰ Ｕ側は、ファ
ームウェアＣＰＵ側でコマンドが処理されるのを待って
、その都度コマンドを送らなければならず、ＣＰＵ待ち
時間が長くなってしまい、その間、どちらか一方のＣＰ
Ｕが遊んでしまい非効率となる。しかるに、リングバッ
ファ２４の存在により、ホストＣＩ”Ｕ側は、ファーム
ウェア側のコマンド処理の結果に関係なく、コマン ド
を順次ファームウェア側に送り、リングバッファ２４に
蓄える。一方、ファームウェアＣＰＵ２側は、リングバ
ッファ２４に蓄えられたコマンドを、必要に応じてファ
ームウェアＣＰＵ側の処理スピードで順次処理し、高能
率の仕事を行うものである。本実施例のコマンドは必要
なデータのみを有する可変長コマンドであるため、デー
タ量がきわめて少なく、従って、多数のコマンドをリン
グバッファ２４に蓄えることができ、しかもコマンドは
必要なデータのみを有するから無駄のない高速のデータ
処理を可能とするものである。
本発明は上述の如くファームウェア側にリングバッファ
があるため、各プロセッサー間の処理速度の相異が問題
とならず、しかも、相互通信のデータを引数で管理する
可変レコード長にした為、固定長と違い冗長性がなく、
高速且つ効率的な通信が可能である。更に。
があるため、各プロセッサー間の処理速度の相異が問題
とならず、しかも、相互通信のデータを引数で管理する
可変レコード長にした為、固定長と違い冗長性がなく、
高速且つ効率的な通信が可能である。更に。
インターフェースにパラレルインターフェースを用い、
大容量データはブロック転送方式で且つシェアートメモ
リの為、オンラインの為に、データをオンライン用バッ
ファに書き直す必要がなく、極めて高速化が図れる等の
効果が存する。
大容量データはブロック転送方式で且つシェアートメモ
リの為、オンラインの為に、データをオンライン用バッ
ファに書き直す必要がなく、極めて高速化が図れる等の
効果が存する。
第１図はブロック説明図、第２図はブロック説明図、第
３図乃至第５図は説明図である。 ２・・・・ファームウェアＣＰＵ、 ４・・・・イン
ターフェース、 ６・・・・ホストＣＰＵ、 ８
・・・・インターフェース、 １０，１２，１４゜
１６・・・・コマンドバッファ、 ２０．２２・・
・・コモンバッファ、 ２４・・・・リングバッファ
特許出願人 武藤工業株式会社 −一・。 代理人弁理士 西 島 綾 ４ｊ１′１一一１
３図乃至第５図は説明図である。 ２・・・・ファームウェアＣＰＵ、 ４・・・・イン
ターフェース、 ６・・・・ホストＣＰＵ、 ８
・・・・インターフェース、 １０，１２，１４゜
１６・・・・コマンドバッファ、 ２０．２２・・
・・コモンバッファ、 ２４・・・・リングバッファ
特許出願人 武藤工業株式会社 −一・。 代理人弁理士 西 島 綾 ４ｊ１′１一一１
Claims (1)
- （１）ファームウェア側とホストコンピュータとをオン
ラインで接続する方式において、ファームウェアＣＰＵ
側に、受信用コマンドバッファ、送信用コマンドバッフ
ァ及び大容量データ送信用コモンバッファから成るイン
ターフェース４を設け、ホストＣＰＵ側に送信用コマン
ドバッファ、受信用コマンドバッファ及び大容量データ
受信用コモンバッファから成るインターフェースを設け
、上記両インターフェース間を伝送ラインで接続し、前
記ファームウェアＣＰＵ側にリングバッファを設け、コ
マンドの種類を示すインデックスとデータのワード数を
知らせる引数部とデータ部とから成る可変長コマンドを
ホスト側コマンドバッファからファームウェア側コマン
ドバッファに送信して上記両インターフェース間でデー
タの交信を行うように成すとともに、ホストＣＰＵ側か
ら送られてくる前記可変長コマンドを前記リングバッフ
ァに蓄積して該リングバッファのコマンドを順次処理す
るようにしたことを特徴とする多重プロセッサーにおけ
るオンライン方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61177459A JPH0638251B2 (ja) | 1986-07-28 | 1986-07-28 | 多重プロセツサ−におけるオンライン方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61177459A JPH0638251B2 (ja) | 1986-07-28 | 1986-07-28 | 多重プロセツサ−におけるオンライン方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6334665A true JPS6334665A (ja) | 1988-02-15 |
| JPH0638251B2 JPH0638251B2 (ja) | 1994-05-18 |
Family
ID=16031307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61177459A Expired - Lifetime JPH0638251B2 (ja) | 1986-07-28 | 1986-07-28 | 多重プロセツサ−におけるオンライン方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638251B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010152926A (ja) * | 2001-07-11 | 2010-07-08 | Seiko Epson Corp | データ処理装置、データ入出力装置およびデータ入出力方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58142465A (ja) * | 1982-02-18 | 1983-08-24 | Hitachi Ltd | デ−タ転送・処理装置 |
-
1986
- 1986-07-28 JP JP61177459A patent/JPH0638251B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58142465A (ja) * | 1982-02-18 | 1983-08-24 | Hitachi Ltd | デ−タ転送・処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010152926A (ja) * | 2001-07-11 | 2010-07-08 | Seiko Epson Corp | データ処理装置、データ入出力装置およびデータ入出力方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0638251B2 (ja) | 1994-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5062059A (en) | Apparatus and method for communication between host CPU and remote terminal | |
| US4074352A (en) | Modular block unit for input-output subsystem | |
| US4155117A (en) | Synchronizing channel-to-channel adapter | |
| US5867648A (en) | High speed heterogeneous coupling of computer systems using channel-to-channel protocol | |
| JPH02109153A (ja) | プロセッサ間データ伝送方式 | |
| JPS6334665A (ja) | 多重プロセツサ−におけるオンライン方式 | |
| GB1574470A (en) | Intelligent input-output interface control unit for input-output system | |
| JP2859178B2 (ja) | プロセッサ間データ転送方式及びプロセッサ間データ転送用リングバッファメモリ | |
| JP2680178B2 (ja) | データ転送装置 | |
| JP3016788B2 (ja) | 装置間通信・キャッシュ一致処理方式 | |
| JPH0337730A (ja) | 仮想計算機システムのゲストｏｓ間通信方式 | |
| JPS6239789B2 (ja) | ||
| JPH03131951A (ja) | データ転送方式 | |
| JPS6126706B2 (ja) | ||
| JPH03246743A (ja) | プロセッサ間通信方式 | |
| JP2539517B2 (ja) | 通信制御方法 | |
| JP2504062B2 (ja) | プログラマブル・コントロ−ラの汎用バス接続用仲介装置 | |
| JPS5921051B2 (ja) | 通信制御装置 | |
| JPS6347867A (ja) | デユアルｃｐｕ間通信方式 | |
| JPS62204358A (ja) | デ−タ通信処理方式 | |
| JPS6130300B2 (ja) | ||
| JPH04295952A (ja) | マルチプロセッサシステムにおけるメッセージ通信装置 | |
| JPS6217879Y2 (ja) | ||
| JPH05314061A (ja) | バス・インタフェース制御方式 | |
| JPH01175056A (ja) | プログラム転送方式 |