JPS6336563B2 - - Google Patents
Info
- Publication number
- JPS6336563B2 JPS6336563B2 JP54170790A JP17079079A JPS6336563B2 JP S6336563 B2 JPS6336563 B2 JP S6336563B2 JP 54170790 A JP54170790 A JP 54170790A JP 17079079 A JP17079079 A JP 17079079A JP S6336563 B2 JPS6336563 B2 JP S6336563B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- gain
- circuit
- whose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
- H03G5/02—Manually-operated control
- H03G5/04—Manually-operated control in untuned amplifiers
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】
この発明は、音声のトーンコントロール回路に
関する。
関する。
最近テレビの音声多重番組が多くなり、それに
伴なうフユーチヤーアツプ、機能アツプが要求さ
れている。また、テレビ受像機のリモートコント
ロール化に伴ない、音声関係のリモートコントロ
ールも必要度が増している。
伴なうフユーチヤーアツプ、機能アツプが要求さ
れている。また、テレビ受像機のリモートコント
ロール化に伴ない、音声関係のリモートコントロ
ールも必要度が増している。
この発明は、集積回路化が容易な簡単な回路
で、高域，低域のブースト，カツトを直流的に行
なえるようにしたもので、リモートコントロール
化にも適するようにしたものである。
で、高域，低域のブースト，カツトを直流的に行
なえるようにしたもので、リモートコントロール
化にも適するようにしたものである。
第１図はこの発明の回路の一例で、端子１０よ
りの入力信号をそのまま加算器２０に供給する。
また、端子１０よりの入力信号をフイルタ３１，
アンプ３２及び利得制御回路３３からなるブース
ト用信号路に供給し、その出力信号を加算器２０
に供給する。さらに、端子１０よりの入力信号を
フイルタ４１，アンプ４２及び利得制御回路４３
からなるカツト用信号路に供給し、その出力信号
を加算器２０に供給する。そして、加算器２０
で、入力信号にブースト用信号路を通じた信号を
加算し、カツト用信号路を通じた信号を減算し、
端子６０に出力信号を取り出す。そして、ボリユ
ーム５０より得られる電圧Vcを利得制御回路３
３及び４３に利得制御電圧として与える。
りの入力信号をそのまま加算器２０に供給する。
また、端子１０よりの入力信号をフイルタ３１，
アンプ３２及び利得制御回路３３からなるブース
ト用信号路に供給し、その出力信号を加算器２０
に供給する。さらに、端子１０よりの入力信号を
フイルタ４１，アンプ４２及び利得制御回路４３
からなるカツト用信号路に供給し、その出力信号
を加算器２０に供給する。そして、加算器２０
で、入力信号にブースト用信号路を通じた信号を
加算し、カツト用信号路を通じた信号を減算し、
端子６０に出力信号を取り出す。そして、ボリユ
ーム５０より得られる電圧Vcを利得制御回路３
３及び４３に利得制御電圧として与える。
この回路で、フイルタ３１及び４１をハイパス
フイルタにすれば、高域のブーストカツトができ
る。フイルタ３１及び４１をローパスフイルタに
すれば、低域のブースト，カツトができる。通
常、高域のブースト，カツトの特性としては第３
図に示すようなものが要求され、ブースト量は
10dB程度、減衰量は無限大の周波数で無限大に
される。そして、この発明の回路によれば、この
ような所要の特性を容易に得ることができる。
フイルタにすれば、高域のブーストカツトができ
る。フイルタ３１及び４１をローパスフイルタに
すれば、低域のブースト，カツトができる。通
常、高域のブースト，カツトの特性としては第３
図に示すようなものが要求され、ブースト量は
10dB程度、減衰量は無限大の周波数で無限大に
される。そして、この発明の回路によれば、この
ような所要の特性を容易に得ることができる。
すなわち、利得制御回路３３は制御電圧Vcが
中心値Vpから零までの範囲のときには利得が零
になるように設定する。利得制御回路４３は逆に
制御電圧Vcが中心値Vpから最大値2Vpまでの範囲
のときには利得が零になるように設定する。した
がつて、制御電圧Vcが中心値Vpのときには、利
得制御回路３３及び４３の出力信号はともに零
で、端子６０には入力信号がそのまま得られ、周
波数特性は平担になる。
中心値Vpから零までの範囲のときには利得が零
になるように設定する。利得制御回路４３は逆に
制御電圧Vcが中心値Vpから最大値2Vpまでの範囲
のときには利得が零になるように設定する。した
がつて、制御電圧Vcが中心値Vpのときには、利
得制御回路３３及び４３の出力信号はともに零
で、端子６０には入力信号がそのまま得られ、周
波数特性は平担になる。
制御電圧Vcが中心値Vpから最大値2Vpに向けて
変化するときには利得制御回路３３の利得が増加
し、最大値2Vpで利得が１になるようにする。し
たがつて、この状態では、アンプ３２の利得を
A1とするとき、第４図に示すようにブースト用
信号路の利得がA1になるから、A1＋１のハイブ
ーストになる。もちろん、A1＞０である。
変化するときには利得制御回路３３の利得が増加
し、最大値2Vpで利得が１になるようにする。し
たがつて、この状態では、アンプ３２の利得を
A1とするとき、第４図に示すようにブースト用
信号路の利得がA1になるから、A1＋１のハイブ
ーストになる。もちろん、A1＞０である。
逆に制御電圧Vcが中心値V0から零に向けて変
化するときには利得制御回路４３の利得が増加
し、零で利得が１になるようにする。したがつ
て、この状態では、アンプ４２の利得をA2とす
るとき、第５図に示すようにカツト用信号路の利
得がA2になるから、１―A2のハイカツトになる。
０＜A2≦１で、A2＝１にすれば無限大の減衰量
にできる。
化するときには利得制御回路４３の利得が増加
し、零で利得が１になるようにする。したがつ
て、この状態では、アンプ４２の利得をA2とす
るとき、第５図に示すようにカツト用信号路の利
得がA2になるから、１―A2のハイカツトになる。
０＜A2≦１で、A2＝１にすれば無限大の減衰量
にできる。
低減のブースト，カツトについても、フイルタ
３１及び４１をローパスフイルタにすることによ
り、まつたく同様に行なうことができる。
３１及び４１をローパスフイルタにすることによ
り、まつたく同様に行なうことができる。
この回路によれば、ブースト方向，カツト方向
ともにコントロールカーブを自由に設定すること
ができるので、聴感上好ましい特性を容易に得る
ことができる。
ともにコントロールカーブを自由に設定すること
ができるので、聴感上好ましい特性を容易に得る
ことができる。
第２図の例のように、フイルタ３１をブースト
用とカツト用に共用させることもできる。ただ
し、この場合は、ブーストとカツトの特性の対称
性が得られにくい。
用とカツト用に共用させることもできる。ただ
し、この場合は、ブーストとカツトの特性の対称
性が得られにくい。
トレブルとバスをそれぞれ独立に行なうことが
できるようにするには、第６図に示すように、入
力信号をそのまま取り出す信号路を１本にして、
ハイパスフイルタ３１Ｈ，アンプ３２Ｈ及び利得
制御回路３３Ｈからなる高域のブースト用信号路
と、ハイパスフイルタ４１Ｈ，アンプ４２Ｈ及び
利得制御回路４３Ｈからなる高域のカツト用信号
路と、ローパスフイルタ３１Ｌ，アンプ３２Ｌ及
び利得制御回路３３Ｌからなる低減のブースト用
信号路と、ローパスフイルタ４１Ｌ，アンプ４２
Ｌ及び利得制御回路４３Ｌからなる低減のカツト
用信号路を並列して設ければよい。５０Ｈはトレ
ブル用のボリユーム、５０Ｌはバス用のボリユー
ムである。
できるようにするには、第６図に示すように、入
力信号をそのまま取り出す信号路を１本にして、
ハイパスフイルタ３１Ｈ，アンプ３２Ｈ及び利得
制御回路３３Ｈからなる高域のブースト用信号路
と、ハイパスフイルタ４１Ｈ，アンプ４２Ｈ及び
利得制御回路４３Ｈからなる高域のカツト用信号
路と、ローパスフイルタ３１Ｌ，アンプ３２Ｌ及
び利得制御回路３３Ｌからなる低減のブースト用
信号路と、ローパスフイルタ４１Ｌ，アンプ４２
Ｌ及び利得制御回路４３Ｌからなる低減のカツト
用信号路を並列して設ければよい。５０Ｈはトレ
ブル用のボリユーム、５０Ｌはバス用のボリユー
ムである。
第７図はこの発明の回路の具体例で、トレブル
コントロールの場合である。信号源１１よりの入
力信号が一方でトランジスタQ0にそのまま供給
される。ハイブーストのブロツクは、トランジス
タQ1〜Q8で構成される。ハイカツトのブロツク
は、トランジスタQ11〜Q18で構成される。
コントロールの場合である。信号源１１よりの入
力信号が一方でトランジスタQ0にそのまま供給
される。ハイブーストのブロツクは、トランジス
タQ1〜Q8で構成される。ハイカツトのブロツク
は、トランジスタQ11〜Q18で構成される。
ここで、信号源１１よりの入力信号が一方でト
ランジスタQ1のベースにはそのまま供給され、
他方でトランジスタQ2のベースには抵抗R1とコ
ンデンサC1からなるローパスフイルタを介して
供給されることにより、トランジスタQ1，Q2に
は高域成分の信号電流が流れる。そして、その信
号電流がトランジスタQ6を通じて取り出され、
高域成分の加算がなされる。
ランジスタQ1のベースにはそのまま供給され、
他方でトランジスタQ2のベースには抵抗R1とコ
ンデンサC1からなるローパスフイルタを介して
供給されることにより、トランジスタQ1，Q2に
は高域成分の信号電流が流れる。そして、その信
号電流がトランジスタQ6を通じて取り出され、
高域成分の加算がなされる。
同様に、信号源１１よりの入力信号が一方でト
ランジスタQ12のベースにはそのまま供給され、
他方でトランジスタQ11のベースには抵抗R2とコ
ンデンサC2からなるローパスフイルタを介して
供給されることにより、トランジスタQ12，Q11
には高域成分の信号電流が流れる。そして、その
信号電流がトランジスタQ16を通じて取り出さ
れ、高域成分の減算がなされる。
ランジスタQ12のベースにはそのまま供給され、
他方でトランジスタQ11のベースには抵抗R2とコ
ンデンサC2からなるローパスフイルタを介して
供給されることにより、トランジスタQ12，Q11
には高域成分の信号電流が流れる。そして、その
信号電流がトランジスタQ16を通じて取り出さ
れ、高域成分の減算がなされる。
そして、制御電圧Vcが中心値V0より大きいと
きには、トランジスタQ7及びQ18がオン、トラン
ジスタQ8及びQ17がオフで、トランジスタQ6に電
流が流れ、トランジスタQ16に電流が流れず、ハ
イブーストになる。この場合、トランジスタQ7
及びQ8のエミツタ側の定電流源の電流I1によつて
利得が定められる。
きには、トランジスタQ7及びQ18がオン、トラン
ジスタQ8及びQ17がオフで、トランジスタQ6に電
流が流れ、トランジスタQ16に電流が流れず、ハ
イブーストになる。この場合、トランジスタQ7
及びQ8のエミツタ側の定電流源の電流I1によつて
利得が定められる。
逆に制御電圧Vcが中心値V0より小さいときに
は、トランジススタQ8及びQ17がオン、トランジ
スタQ7及びQ18がオフで、トランジスタQ16に電
流が流れ、トランジスタQ6に電流が流れず、ハ
イカツトになる。この場合、トランジスタQ17及
びQ18のエミツタ側の定電流源の電流I2によつて
利得が定められる。
は、トランジススタQ8及びQ17がオン、トランジ
スタQ7及びQ18がオフで、トランジスタQ16に電
流が流れ、トランジスタQ6に電流が流れず、ハ
イカツトになる。この場合、トランジスタQ17及
びQ18のエミツタ側の定電流源の電流I2によつて
利得が定められる。
この発明によれば、高域，低域のブースト，カ
ツトを直流的に１つのボリユームで行なうことが
できる。特に、コントロールカーブを自由に設定
することができるとともに、完全にフラツトな特
性を作ることができる。また、フイルタのコンデ
ンサを除いて集積回路化ができ、リモートコント
ロール化にも適する。
ツトを直流的に１つのボリユームで行なうことが
できる。特に、コントロールカーブを自由に設定
することができるとともに、完全にフラツトな特
性を作ることができる。また、フイルタのコンデ
ンサを除いて集積回路化ができ、リモートコント
ロール化にも適する。
第１図及び第２図はこの発明の回路の一例の系
統図、第３図〜第５図はその特性を示す図、第６
図はトレブルとパスを独立に行なう場合の系統
図、第７図は具体例の接続図である。 ３１及び４１はフイルタ、３３及び４３は利得
制御回路である。
統図、第３図〜第５図はその特性を示す図、第６
図はトレブルとパスを独立に行なう場合の系統
図、第７図は具体例の接続図である。 ３１及び４１はフイルタ、３３及び４３は利得
制御回路である。
Claims (1)
- 【特許請求の範囲】 １ 第１、第２のトランジスタで構成された第１
の差動増幅器と、ベースが各々上記第１、第２の
トランジスタのコレクタに接続されエミツタが互
いに接続された第３、第４のトランジスタと、第
５、第６のトランジスタで構成された第２の差動
増幅器と、ベースが各々上記第５、第６のトラン
ジスタのコレクタに接続されエミツタが互いに接
続された第７、第８のトランジスタと、上記第
３、第４のトランジスタのエミツタと上記第７、
第８のトランジスタのエミツタに各々接続され、
上記第３、第４のトランジスタのエミツタ電流と
上記第７、第８のトランジスタのエミツタ電流と
を差動的に制御する第１、第２の利得制御回路
と、該第１、第２の利得制御回路に共通の制御電
圧を供給するボリユームと、コレクタが上記第
４、第８のトランジスタのコレクタに接続され、
ベースが上記第１、第２、第５、第６のトランジ
スタのベースに接続された第９のトランジスタ
と、フイルター回路とを有し、 入力信号を上記第１、第６、第９のトランジス
タのベースに供給するとともに上記フイルター回
路を介して上記第２、第５のトランジスタのベー
スに供給し、上記第９のトランジスタのコレクタ
より出力信号を得、上記制御電圧の大きさによつ
て上記出力信号の周波数特性を制御するとともに
該周波数特性の制御モードを切換えるようにした
トーンコントロール回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17079079A JPS5696518A (en) | 1979-12-29 | 1979-12-29 | Tone control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17079079A JPS5696518A (en) | 1979-12-29 | 1979-12-29 | Tone control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5696518A JPS5696518A (en) | 1981-08-04 |
| JPS6336563B2 true JPS6336563B2 (ja) | 1988-07-20 |
Family
ID=15911403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17079079A Granted JPS5696518A (en) | 1979-12-29 | 1979-12-29 | Tone control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5696518A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56138147U (ja) * | 1980-03-21 | 1981-10-19 | ||
| US4739514A (en) * | 1986-12-22 | 1988-04-19 | Bose Corporation | Automatic dynamic equalizing |
| ES2082056T3 (es) * | 1991-07-31 | 1996-03-16 | Siemens Ag | Filtro con pendiente de los flancos ajustable. |
| JP4937055B2 (ja) * | 2007-09-18 | 2012-05-23 | オンセミコンダクター・トレーディング・リミテッド | 音質調整回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5687907A (en) * | 1979-12-19 | 1981-07-17 | Matsushita Electric Ind Co Ltd | Adjuster of sound quality |
-
1979
- 1979-12-29 JP JP17079079A patent/JPS5696518A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5696518A (en) | 1981-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3725583A (en) | Volume and tone control for multi-channel audio systems | |
| JP3316038B2 (ja) | 演算トランスコンダクタンス増幅器・キャパシタ対用の周波数同調システム | |
| JPS6336564B2 (ja) | ||
| US4404529A (en) | Lowpass filter with electronic control of cutoff and resonance | |
| JPH06224689A (ja) | 低周波及び超低周波応用装置のためのｒｃフィルタ | |
| US4390746A (en) | Stereo signal demodulator having an improved separation characteristic | |
| JPS6336563B2 (ja) | ||
| EP0531163B1 (en) | Audio amplifier | |
| JPH05167353A (ja) | 周波数ミキサ回路 | |
| US5028883A (en) | Tone controller for attenuating noise in the signal generated by receiver from weak electric field, and receiver having the tone controller | |
| US5107134A (en) | Matrix circuit of fm stereo multiplex demodulation circuit | |
| JPS6247017B2 (ja) | ||
| JP2932534B2 (ja) | 状態変数回路 | |
| JP3349550B2 (ja) | フィルタ回路 | |
| KR840001205B1 (ko) | 토온콘트룰 회로 | |
| JPS6214763Y2 (ja) | ||
| JP3012741B2 (ja) | Ｆｍ／ａｍ受信回路 | |
| JPH063857B2 (ja) | 可変エンフアシス回路 | |
| JPH0760987B2 (ja) | 周波数特性調整回路 | |
| JPH03768Y2 (ja) | ||
| JPS6054503A (ja) | 偶数次高周波逓倍回路 | |
| JPH0516697B2 (ja) | ||
| JPS6034289B2 (ja) | 利得制御装置 | |
| JPH07183746A (ja) | エンファシス・デエンファシス回路 | |
| JPS6228103Y2 (ja) |