JPS6340363A - ランダムアクセスメモリ - Google Patents
ランダムアクセスメモリInfo
- Publication number
- JPS6340363A JPS6340363A JP61184416A JP18441686A JPS6340363A JP S6340363 A JPS6340363 A JP S6340363A JP 61184416 A JP61184416 A JP 61184416A JP 18441686 A JP18441686 A JP 18441686A JP S6340363 A JPS6340363 A JP S6340363A
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- access memory
- bit
- random access
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明はランダムアクセスメモリに関し、特に、折返
しビット線を構成する相補の第１および第２のビット線
対を含むようなＭ Ｏ３ランダムアクセスメモリに関す
る。
しビット線を構成する相補の第１および第２のビット線
対を含むようなＭ Ｏ３ランダムアクセスメモリに関す
る。
［従来の技術］
第４図は従来の折返しビット線構成のダイナミックＭＯ
８−ＲＡＭにおけるメモリセル部の平面図である。
８−ＲＡＭにおけるメモリセル部の平面図である。
第４図において、ビットｔｆＡ１は第１のアルミ配線層
からなり、平行に複数設けられる。これらのピット１１
に対して交差するように第２のポリシリコン層からなる
ワード線３が形成されている。
からなり、平行に複数設けられる。これらのピット１１
に対して交差するように第２のポリシリコン層からなる
ワード線３が形成されている。
ビット線１とワード線３の交点の近傍には、第１のポリ
シリコン層からなるメモリキャパシタを構成するセルプ
レート２が形成されており、さらに、メモリセルの活性
領域に対応し、その周囲がフィールド酸化膜で覆われた
領域４が形成されている。
シリコン層からなるメモリキャパシタを構成するセルプ
レート２が形成されており、さらに、メモリセルの活性
領域に対応し、その周囲がフィールド酸化膜で覆われた
領域４が形成されている。
なお、領域４はコンタクト５によってビット線１に接続
されている。
されている。
上述のごとく構成された従来のダイナミックＭＯ８−Ｒ
ＡＭでは、ワード＄１１３を介してアクセスされると、
メモリセル内の情報がビット線１に読出される。
ＡＭでは、ワード＄１１３を介してアクセスされると、
メモリセル内の情報がビット線１に読出される。
〔発明が解決しようとする問題点］
ところで、上述の第１図に示したダイナミックＭＯ８−
ＲＡＭは、ビットｌ１１１上に読出された電位差は、ビ
ット線１の容量をＣａとし、メモリセルの容量をＣ５と
すると、Ｃ＝／ＣＢになってしまい、非常に小さな値と
なっている。このために、高感度のセンスアンプを用い
て、続出電荷を検出する必要があった。しかし、高集積
化が進むにっれて、ビット１１の容ｊｌ Ｃａは隣接す
るビット線との間隔が猥くなってしまい、隣接間容量が
増加し、結果としてトータルのビット線容蚤が増大し、
続出電位差が減少するという問題点があった。
ＲＡＭは、ビットｌ１１１上に読出された電位差は、ビ
ット線１の容量をＣａとし、メモリセルの容量をＣ５と
すると、Ｃ＝／ＣＢになってしまい、非常に小さな値と
なっている。このために、高感度のセンスアンプを用い
て、続出電荷を検出する必要があった。しかし、高集積
化が進むにっれて、ビット１１の容ｊｌ Ｃａは隣接す
るビット線との間隔が猥くなってしまい、隣接間容量が
増加し、結果としてトータルのビット線容蚤が増大し、
続出電位差が減少するという問題点があった。
それゆえに、この発明の主たる目的は、高集積化が進ん
でも、隣接ビットの線間容量を増加しないようにビット
線を構成したランダムアクセスメモリを提供することで
ある。
でも、隣接ビットの線間容量を増加しないようにビット
線を構成したランダムアクセスメモリを提供することで
ある。
１間９題点を解決するための手段］ ′この発明は
折返しビット線を構成する相補の第１および第２のピッ
ト線対を含むランダムアクセスメモリであって、相補の
ピット線対が、ビット線伸延方向に垂直な面においてそ
れぞれの層が異なる第１および第２の導電層から形成さ
れかつ同一層では隣接しないように構成したものである
。
折返しビット線を構成する相補の第１および第２のピッ
ト線対を含むランダムアクセスメモリであって、相補の
ピット線対が、ビット線伸延方向に垂直な面においてそ
れぞれの層が異なる第１および第２の導電層から形成さ
れかつ同一層では隣接しないように構成したものである
。
［作用］
この発明にかかるランダムアクセスメモリは、第１およ
び第２のピット線対をそれぞれの層が異なる第１および
第２の導電層から構成したので、ビットＳ！間隔が狭く
てもビット線の線間容量を軽減することができる。
び第２のピット線対をそれぞれの層が異なる第１および
第２の導電層から構成したので、ビットＳ！間隔が狭く
てもビット線の線間容量を軽減することができる。
［発明の実施例Ｊ
第１図はこの発明の一実施例の構成を示す図であり、第
２図は第１図の斜線部分Ｘの平面図であり、第３図は第
２図の線■−■に沿う断面図である。
２図は第１図の斜線部分Ｘの平面図であり、第３図は第
２図の線■−■に沿う断面図である。
まず、第１図を参照して、この発明の一実施例では、第
１のビット線１１は第３のポリシリコン層から形成され
る部分１と、第４のポリシリコン層から形成される８と
によって構成される。また、第１のビット４’ｊ１１１
と対をなす第２のビット線１２は第４のポリシリコン層
から形成される部分６と、第３のポリシリコン層から形
成される部分９とによって構成される。すなわち、第１
のビット線１１を構成する部分１と第２のビットＪ６１
２を構成する部分６が形成される第３のポリシリコン層
と第４のポリシリコン層は、第３図に示すように、それ
ぞれの層がビット線の伸延方向に垂直な面において異な
っている。
１のビット線１１は第３のポリシリコン層から形成され
る部分１と、第４のポリシリコン層から形成される８と
によって構成される。また、第１のビット４’ｊ１１１
と対をなす第２のビット線１２は第４のポリシリコン層
から形成される部分６と、第３のポリシリコン層から形
成される部分９とによって構成される。すなわち、第１
のビット線１１を構成する部分１と第２のビットＪ６１
２を構成する部分６が形成される第３のポリシリコン層
と第４のポリシリコン層は、第３図に示すように、それ
ぞれの層がビット線の伸延方向に垂直な面において異な
っている。
同様にして、第１のビット線１１を構成する部分８と第
２のビット線１２を構成する部分９も、同様にしてビッ
ト線伸延方向に垂直な面において層が異なっている。し
たがって、第１のビット線１１の部分１と第２のビット
線１２の一部分６．１５よび第１のビット線１１の部分
８と第２のビット線７２の部分９は、その層の層間膜の
分だけ隣接間距離を長くできるため、それぞれにおける
ビットｍ間の容量を軽減できる。また、第１および第２
のビット１１１１および１２は、共に同じ長さの第３の
ポリシリコン層および第４のポリシリコン層により形成
することにより、同じ寄生容量となる。
２のビット線１２を構成する部分９も、同様にしてビッ
ト線伸延方向に垂直な面において層が異なっている。し
たがって、第１のビット線１１の部分１と第２のビット
線１２の一部分６．１５よび第１のビット線１１の部分
８と第２のビット線７２の部分９は、その層の層間膜の
分だけ隣接間距離を長くできるため、それぞれにおける
ビットｍ間の容量を軽減できる。また、第１および第２
のビット１１１１および１２は、共に同じ長さの第３の
ポリシリコン層および第４のポリシリコン層により形成
することにより、同じ寄生容量となる。
なお、第１のビット線１１および第２のビット１ｉ１１
２はそれぞ°れセンスアンプ１０に接続され、第１のビ
ット線１１と、これに交差するワード線３はメモリセル
フに接続されている。このように、第１および第２のビ
ット線１１および１２のそれぞれの隣接間距離を長くし
かつ同じ長さにすることにより、センスアンプ１ｏの誤
動作および各ビット線１１．１２での読出信号量の変化
が生じることはない。
２はそれぞ°れセンスアンプ１０に接続され、第１のビ
ット線１１と、これに交差するワード線３はメモリセル
フに接続されている。このように、第１および第２のビ
ット線１１および１２のそれぞれの隣接間距離を長くし
かつ同じ長さにすることにより、センスアンプ１ｏの誤
動作および各ビット線１１．１２での読出信号量の変化
が生じることはない。
なお、上述の説明では、第１および第２のビット線１１
および１２を、それぞれ第３のポリシリコンおよび第４
のポリシリコンで形成するようにしたが、これに限るこ
となくポリサイド、シリサイド層またはアルミ配線で形
成するようにしてもよい。
および１２を、それぞれ第３のポリシリコンおよび第４
のポリシリコンで形成するようにしたが、これに限るこ
となくポリサイド、シリサイド層またはアルミ配線で形
成するようにしてもよい。
［発明の効果］
以上のように、この発明によれば、隣接するビット線を
それぞれ異なる配線層で形成しがっ相補のビット線が同
じ容量を有するように構成したので、バランスよくかつ
読出信号量の大きいランダムアクセスメモリを得ること
ができる。
それぞれ異なる配線層で形成しがっ相補のビット線が同
じ容量を有するように構成したので、バランスよくかつ
読出信号量の大きいランダムアクセスメモリを得ること
ができる。
第１図はこの発明の一実施例の構成を示す図である。第
２図は同じく平面図である。第３図は第２図の線■−■
に沿う断面図である。第４図は従来のランダムアクセス
メモリの平面図である。 図において、１．８は第１のビット線を構成する部分、
３はワード線、６．９は第２のビット線を構成する部分
、１ｏはセンスアンプ、１１は第１のビット線、１２は
第２のビット線を示す。
２図は同じく平面図である。第３図は第２図の線■−■
に沿う断面図である。第４図は従来のランダムアクセス
メモリの平面図である。 図において、１．８は第１のビット線を構成する部分、
３はワード線、６．９は第２のビット線を構成する部分
、１ｏはセンスアンプ、１１は第１のビット線、１２は
第２のビット線を示す。
Claims (3)
- （１）折返しビット線を構成する相補の第１および第２
のビット線対を含むランダムアクセスメモリにおいて、 前記第１および第２のビット線対は、ビット線伸延方向
に垂直な面において、それぞれの層が異なる第１および
第２の導電層に形成されかつ同一導電層では隣接しない
ように設けられることを特徴とする、ランダムアクセス
メモリ。 - （２）前記第１および第２のビット線対は、前記第１お
よび第２の導電層に形成される領域の長さが等しいこと
を特徴とする、特許請求の範囲第１項記載のランダムア
クセスメモリ。 - （３）前記第１のビット線は、第３および第４のビット
線からなり、 前記第３および第４のビット線は、それぞれ異なる層に
形成され、 前記第２のビット線は第５および第６のビット線からな
り、 前記第５のビット線は、前記第３のビット線と異なる層
に形成され、前記第６のビット線は前記第４および第５
のビット線と異なる層に形成される、特許請求の範囲第
１項または第２項記載のランダムアクセスメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61184416A JPH0831565B2 (ja) | 1986-08-05 | 1986-08-05 | ランダムアクセスメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61184416A JPH0831565B2 (ja) | 1986-08-05 | 1986-08-05 | ランダムアクセスメモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6340363A true JPS6340363A (ja) | 1988-02-20 |
| JPH0831565B2 JPH0831565B2 (ja) | 1996-03-27 |
Family
ID=16152784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61184416A Expired - Lifetime JPH0831565B2 (ja) | 1986-08-05 | 1986-08-05 | ランダムアクセスメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831565B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63108764A (ja) * | 1986-10-24 | 1988-05-13 | Nec Corp | 半導体記憶装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5534500A (en) * | 1978-08-30 | 1980-03-11 | Siemens Ag | Integrated mos semiconductor memory and method of manufacturing same |
| JPS61152063A (ja) * | 1984-12-25 | 1986-07-10 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPS61152064A (ja) * | 1984-12-25 | 1986-07-10 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
1986
- 1986-08-05 JP JP61184416A patent/JPH0831565B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5534500A (en) * | 1978-08-30 | 1980-03-11 | Siemens Ag | Integrated mos semiconductor memory and method of manufacturing same |
| JPS61152063A (ja) * | 1984-12-25 | 1986-07-10 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPS61152064A (ja) * | 1984-12-25 | 1986-07-10 | Mitsubishi Electric Corp | 半導体記憶装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63108764A (ja) * | 1986-10-24 | 1988-05-13 | Nec Corp | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831565B2 (ja) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5332923A (en) | Semiconductor memory | |
| US5014110A (en) | Wiring structures for semiconductor memory device | |
| JP2792211B2 (ja) | 半導体記憶装置 | |
| IE53051B1 (en) | A semiconductor memory device | |
| JPH0235771A (ja) | 半導体記憶装置 | |
| JP3397499B2 (ja) | 半導体記憶装置 | |
| US6630704B2 (en) | Semiconductor device | |
| US5566104A (en) | Memory cell layout structure for a semiconductor memory device | |
| JPS63188890A (ja) | ダイナミツク形半導体記憶装置 | |
| JPS6340363A (ja) | ランダムアクセスメモリ | |
| JPH02148763A (ja) | 半導体記憶装置 | |
| US5255231A (en) | Architecture of realizing balance of bit line sense amplifier in DRAM cell array | |
| JPH01308070A (ja) | 半導体記憶装置 | |
| JPH0982911A (ja) | ダイナミック型半導体記憶装置 | |
| JPS62145862A (ja) | 半導体記憶装置 | |
| US5365474A (en) | Semiconductor memory device | |
| JP3253782B2 (ja) | 半導体記憶装置 | |
| JP2743459B2 (ja) | 半導体記憶装置 | |
| JPS61152063A (ja) | 半導体記憶装置 | |
| JPH08221974A (ja) | ビット線構造及び半導体メモリ装置 | |
| JPH0834300B2 (ja) | 配線構造を有する半導体記憶装置 | |
| JPS6114746A (ja) | 半導体記憶装置 | |
| JP2787852B2 (ja) | 半導体メモリ装置 | |
| JP3322329B2 (ja) | 半導体記憶装置 | |
| JPS596067B2 (ja) | 半導体メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |