JPS6340405A - 差動入力回路 - Google Patents
差動入力回路Info
- Publication number
- JPS6340405A JPS6340405A JP61184806A JP18480686A JPS6340405A JP S6340405 A JPS6340405 A JP S6340405A JP 61184806 A JP61184806 A JP 61184806A JP 18480686 A JP18480686 A JP 18480686A JP S6340405 A JPS6340405 A JP S6340405A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- gate
- source
- misfet
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 241000519695 Ilex integra Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は差動入力回路に関し、特に正転入力端子と反転
入力端子とを備えたＭＩＳＩｉ’ＥＴ差動入力回路に関
するものである。
入力端子とを備えたＭＩＳＩｉ’ＥＴ差動入力回路に関
するものである。
従来の差動増幅回路として次の文献に記載されているも
のが知られている（”Ｂａ５ｉｃ ＭＯＳ ０ｐｅｒａ
口ｏｎａｌＡｍｐｌｉｆｉｅｒ Ｄｅｓｉｇｎ−Ａｎ
Ｏｖｅｒｖｉｅｗ’Ｐａｕｌ 几。
のが知られている（”Ｂａ５ｉｃ ＭＯＳ ０ｐｅｒａ
口ｏｎａｌＡｍｐｌｉｆｉｅｒ Ｄｅｓｉｇｎ−Ａｎ
Ｏｖｅｒｖｉｅｗ’Ｐａｕｌ 几。
Ｇｒａｙ Ａｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ Ｃ１
ｒｃｕｉｔｓ ｐ２８（１９８０））。
ｒｃｕｉｔｓ ｐ２８（１９８０））。
第２図は従来の差動増幅回路の一例を示す回路図である
。
。
同図において２反転入力端子ＩＫ印加されたイ＝号はＭ
ＩＳＦＥＴ（以下Ｍ１２）１２によって反転されてＭＩ
ＳＦＥＴ１５（以下Ｍ１５）のゲートに加えられ、さら
にＭｌ５によって反転されて節点Ｂに現れる。この信号
は節点１３では、正転入力端子２に印加されＭ１８ＦＢ
Ｔ１３ （以−）：’Ｍ ！ ３ ）ρ′よって反転さ
れた信号と重畳されて次段へと出力される。このときＭ
ＩＳＦＥＴ１１ （以下Ｍ１１）はゲートが一定電圧に
バイアスされ定電流源として働き、動作点を安定させて
いる。Ｍｌｌ、〜Ｍ１５で差動入力段を構成し、そこか
ら出力された信号をＭＩＳＦＥＴ８．９ （以下Ｍ８
、９ ）の出力段で反転増幅して出力している。
ＩＳＦＥＴ（以下Ｍ１２）１２によって反転されてＭＩ
ＳＦＥＴ１５（以下Ｍ１５）のゲートに加えられ、さら
にＭｌ５によって反転されて節点Ｂに現れる。この信号
は節点１３では、正転入力端子２に印加されＭ１８ＦＢ
Ｔ１３ （以−）：’Ｍ ！ ３ ）ρ′よって反転さ
れた信号と重畳されて次段へと出力される。このときＭ
ＩＳＦＥＴ１１ （以下Ｍ１１）はゲートが一定電圧に
バイアスされ定電流源として働き、動作点を安定させて
いる。Ｍｌｌ、〜Ｍ１５で差動入力段を構成し、そこか
ら出力された信号をＭＩＳＦＥＴ８．９ （以下Ｍ８
、９ ）の出力段で反転増幅して出力している。
上述した従来の差動増幅回路では、入力段を流れる亀流
工け１Ｍ１１のゲート長をり、ゲート幅をＷ、移動度を
μ、単位面積当だ漫のゲート酸化膜容量をＣ・買、ゲー
ト・ソース間電圧をＶｇ−、Ｌ。
工け１Ｍ１１のゲート長をり、ゲート幅をＷ、移動度を
μ、単位面積当だ漫のゲート酸化膜容量をＣ・買、ゲー
ト・ソース間電圧をＶｇ−、Ｌ。
きい値電圧をｖＴ、ドレイン・ソース間電圧をＶｄｓ
ｌチャンネル長のドレイン・ソース間電圧Ｖｄａによる
変調効果をλとすると１次のように表わせる。
ｌチャンネル長のドレイン・ソース間電圧Ｖｄａによる
変調効果をλとすると１次のように表わせる。
・・・・・・・・・・・・・・・（１）（１）式から
・・・・・・・・・・・・・・・（２）＋ｌ） 、 （
２１式からドレイン・ソース間電圧が大きくなると電流
が増加し、増加する割合はλ■。であることを示してい
る。変調効果λｒ、１チャンネル長が長いと小さいが、
チャンネル長が短くなると大きくなシ、ドレイン・ソー
ス間電圧ｖｄｌが増加したときにＭＩＳＦＥＴを流れる
電流の増加が大きくなる。
２１式からドレイン・ソース間電圧が大きくなると電流
が増加し、増加する割合はλ■。であることを示してい
る。変調効果λｒ、１チャンネル長が長いと小さいが、
チャンネル長が短くなると大きくなシ、ドレイン・ソー
ス間電圧ｖｄｌが増加したときにＭＩＳＦＥＴを流れる
電流の増加が大きくなる。
ここで、第２図の差動増幅回路を構成するＭＩＳＦＥＴ
のうち、＊流源として働いているＭｌｌについて考える
。
のうち、＊流源として働いているＭｌｌについて考える
。
Ｍｌ ｌｒｉ本来、定電流源とｊ２て働いている。しか
し、一対の入力端子に印加される同相人力ｔｉＩＦＥが
上昇すると、それにつれて差動入力段のＭｌ２゜Ｍｌ３
の共通ソースの市、位■纒も上昇する。Ｍｌｌのドレイ
ン電圧ハ■、であるのでＭｌｌのドレイン・ソース間電
圧が大きくなシ、その結果（１）式に従って流れる電流
が増大する０人力段を流れる電流が増加するには、節点
ＡおよびＢの電位が下がりＭｌ４．Ｍｌ５のドレイン・
ソース間電圧を大きくして電流が多く流れるようにしな
ければならない。
し、一対の入力端子に印加される同相人力ｔｉＩＦＥが
上昇すると、それにつれて差動入力段のＭｌ２゜Ｍｌ３
の共通ソースの市、位■纒も上昇する。Ｍｌｌのドレイ
ン電圧ハ■、であるのでＭｌｌのドレイン・ソース間電
圧が大きくなシ、その結果（１）式に従って流れる電流
が増大する０人力段を流れる電流が増加するには、節点
ＡおよびＢの電位が下がりＭｌ４．Ｍｌ５のドレイン・
ソース間電圧を大きくして電流が多く流れるようにしな
ければならない。
逆に、同相入力電圧が下がると流れる電流は減少し１節
点ＡおよびＢの電位が上昇する。節点Ｂには出力段のＭ
８のゲートが接続されているので、節点Ｂの電位が下が
ると出力端子１０の電位が上昇し、節点Ｂの電位が上が
ると出力端子１０の電位が下がることになる。
点ＡおよびＢの電位が上昇する。節点Ｂには出力段のＭ
８のゲートが接続されているので、節点Ｂの電位が下が
ると出力端子１０の電位が上昇し、節点Ｂの電位が上が
ると出力端子１０の電位が下がることになる。
以上をまとめると、同相入力電圧が変化するとＭｌｌを
流れる電流が変化し、その結果、出力動作点が変化する
という問題点がある。
流れる電流が変化し、その結果、出力動作点が変化する
という問題点がある。
本発明の目的は、同相入力端子が変化しても出力動作点
が変化せず安定であるような差動増幅回路のための差動
入力回路を提供することにある。
が変化せず安定であるような差動増幅回路のための差動
入力回路を提供することにある。
本発明の差動入力回路ｒｉ、ソースが第１の電源に接続
されゲートが定電圧にバイアスされた第１のＭＩＳＦＥ
Ｔのドレインに第１の入力端子にゲートが接続された第
２のＭＩＳＦＥＴのソースと第２の入力端子にゲートが
接続された第３のＭＩＳＦＥＴのソースとが共通に接続
されたＭＩＳＦＥＴ差動入力対と、前記第２のＭＩＳＦ
ＥＴ’のドレインにゲートとドレインが共通に接続され
ソースが第２の電源に接続された第４のＭＩＳＦＢ’Ｉ
’と、ドレインが前記第３のＭＩＳＦＥＴのドレインに
接続されゲートカ前記第４のＭＩＳＦＥＴのゲートに接
続されソースが前記ｍ２の電源に接続された第５のＭ
１．５ＰＥＴと、ドレインが前記第１のＭＩＳＦＥＴの
ドレインに接続されソースが前記第２の電源に接続され
た第６のＭＩＳＦＥＴとから構成されることを特徴とす
る。
されゲートが定電圧にバイアスされた第１のＭＩＳＦＥ
Ｔのドレインに第１の入力端子にゲートが接続された第
２のＭＩＳＦＥＴのソースと第２の入力端子にゲートが
接続された第３のＭＩＳＦＥＴのソースとが共通に接続
されたＭＩＳＦＥＴ差動入力対と、前記第２のＭＩＳＦ
ＥＴ’のドレインにゲートとドレインが共通に接続され
ソースが第２の電源に接続された第４のＭＩＳＦＢ’Ｉ
’と、ドレインが前記第３のＭＩＳＦＥＴのドレインに
接続されゲートカ前記第４のＭＩＳＦＥＴのゲートに接
続されソースが前記ｍ２の電源に接続された第５のＭ
１．５ＰＥＴと、ドレインが前記第１のＭＩＳＦＥＴの
ドレインに接続されソースが前記第２の電源に接続され
た第６のＭＩＳＦＥＴとから構成されることを特徴とす
る。
次に１本発明について図面を参照して詳細に説明する。
第１図は本発明の典型的な一実施例を示す差動入力回路
の回路図である。
の回路図である。
同図において、ＭＩＳＦＥＴｌ 、〜５（以下Ｍｌ。
〜Ｍ５ ）ｒｉ第２図に示した従来の差動増幅回路中の
Ｍｌｌ、〜Ｍ１５と同じ働きをする。Ｍｌのドレイン正
電源線４間に接続したＭＯＳＦＥＴ人（以下ＭＡ）が本
発明の特徴とするところである。
Ｍｌｌ、〜Ｍ１５と同じ働きをする。Ｍｌのドレイン正
電源線４間に接続したＭＯＳＦＥＴ人（以下ＭＡ）が本
発明の特徴とするところである。
本実施例の差動入力回路は、ソースが第１の電源に接続
きれゲートが定電圧にバイアスされたＭｌのドレインに
反転入力端子１にゲートが接続され九Ｍ２のソースと正
転入力端子２にゲートが接続されたＭ３のソースとが共
通に接続されたＭＯ８Ｆ Ｅ Ｔ差動入力対と、Ｍ２の
ドレインにゲートとドレインが共通に接続されソースが
正電源線４に接続されたＭ４と、ドレインがＭ３のドレ
インに接続されゲートがＭ４のゲートに接続されソース
が正電源線４に接続されたＭ５と、＾１〕記ＭＡを含ん
で構成される。
きれゲートが定電圧にバイアスされたＭｌのドレインに
反転入力端子１にゲートが接続され九Ｍ２のソースと正
転入力端子２にゲートが接続されたＭ３のソースとが共
通に接続されたＭＯ８Ｆ Ｅ Ｔ差動入力対と、Ｍ２の
ドレインにゲートとドレインが共通に接続されソースが
正電源線４に接続されたＭ４と、ドレインがＭ３のドレ
インに接続されゲートがＭ４のゲートに接続されソース
が正電源線４に接続されたＭ５と、＾１〕記ＭＡを含ん
で構成される。
続いて本実施例の動作について説明する。
同相入力端子が変化してＭｌを流れる電流が変化したと
き、その変化分をＭＡで吸収させる。即ちＭｌを流れる
電流が増加したときｒｉ、増加分けＭＡを流れる電流を
増加きせることによって供給し、Ｍｌを流れる電流が減
少したときは、ＭＡを流れる電流を減少させることＶＣ
よって補う。その結果Ｍ４とＭ５を流れる電流には変化
がなく、シたがって２節点Ａ 、 Ｂの電位も変化がな
く１節点Ｂに出力段を接続した場合でもＩＩＩ力動作点
は安定に保つことができる。
き、その変化分をＭＡで吸収させる。即ちＭｌを流れる
電流が増加したときｒｉ、増加分けＭＡを流れる電流を
増加きせることによって供給し、Ｍｌを流れる電流が減
少したときは、ＭＡを流れる電流を減少させることＶＣ
よって補う。その結果Ｍ４とＭ５を流れる電流には変化
がなく、シたがって２節点Ａ 、 Ｂの電位も変化がな
く１節点Ｂに出力段を接続した場合でもＩＩＩ力動作点
は安定に保つことができる。
同相入力端子が変化し、てＭｌを流れる電流が変化した
ときにＭＡを渾１れる電？ＩＣを変化づぜるのは、−例
として第１図に示Ｌ２であるように、Ｍｌのドレイン電
圧■、の変化を反転Ｌ７てＭＡのゲートに伝えるような
インバータ回路Ｍ６ 、ＭＯ８ＦＥＴ７ 。
ときにＭＡを渾１れる電？ＩＣを変化づぜるのは、−例
として第１図に示Ｌ２であるように、Ｍｌのドレイン電
圧■、の変化を反転Ｌ７てＭＡのゲートに伝えるような
インバータ回路Ｍ６ 、ＭＯ８ＦＥＴ７ 。
７′（以下Ｍ７．Ｍ７’）によって行なえる。
Ｍ６ 、Ｍ７ 、Ｍ７’およびＭＡの寸法と動作点は、
Ｍｌのドレイン１１ ｆｌＥ変化ｅＣよる電流変化の分
だけＭＡの電流が変化するように決めなければならない
。
Ｍｌのドレイン１１ ｆｌＥ変化ｅＣよる電流変化の分
だけＭＡの電流が変化するように決めなければならない
。
インバータ回路の利得がａとなるようにＭ６゜Ｍ７ 、
Ｍ７’の寸法を決めたとする。Ｍｌのドレイン電圧がΔ
■ｄだけ変化し′ＩＦ、場合、′１流の変化Δ■は Δ■＝λ■、Δ■ｄ ・−・・・・・・・
・・・・・（３）である。ただしλおよびＬ ｒｊ’、
（２）式にで−Ｃきたものと同一の定義である。イン
バータ回路の利イ（すかａであるので、ＭＡのゲートｌ
ａ、 ＩＬ）ｉ（７化ｒ：ｊ： ａΔｖｄとな＃）ＭＡ
の電流変化は ＫＡ −−（Ｖ、、。−ＶＴ）２（１＋λＡＶｄｓｏ ）ＫＡ ＝−〔（ａ２ΔＶ４＋２ ａ （Ｖ、、＝−ＶＴ） ）
（１＋λｈｃＶａｍｏ−ΔＶｄ）一λ人（Ｖ、、０−
ＶＴ）”） ・・・・・・・・・・・
・（４）ただし■２．。は変化する前のＭＡのゲート・
ノース間電圧、■６．。は変化する前のＭＡのドレイン
・ノース間電圧である。また■丁ｒｉＭ４のしきい値電
圧の絶対値である。
Ｍ７’の寸法を決めたとする。Ｍｌのドレイン電圧がΔ
■ｄだけ変化し′ＩＦ、場合、′１流の変化Δ■は Δ■＝λ■、Δ■ｄ ・−・・・・・・・
・・・・・（３）である。ただしλおよびＬ ｒｊ’、
（２）式にで−Ｃきたものと同一の定義である。イン
バータ回路の利イ（すかａであるので、ＭＡのゲートｌ
ａ、 ＩＬ）ｉ（７化ｒ：ｊ： ａΔｖｄとな＃）ＭＡ
の電流変化は ＫＡ −−（Ｖ、、。−ＶＴ）２（１＋λＡＶｄｓｏ ）ＫＡ ＝−〔（ａ２ΔＶ４＋２ ａ （Ｖ、、＝−ＶＴ） ）
（１＋λｈｃＶａｍｏ−ΔＶｄ）一λ人（Ｖ、、０−
ＶＴ）”） ・・・・・・・・・・・
・（４）ただし■２．。は変化する前のＭＡのゲート・
ノース間電圧、■６．。は変化する前のＭＡのドレイン
・ノース間電圧である。また■丁ｒｉＭ４のしきい値電
圧の絶対値である。
Δｖ、＝Δ■、。のときにΔＩム＝Δ■となるようにＫ
Ａを決めると（３） 、 （４１式から Ｋ ＝２λ■。／（（ａ”Δ■、。＋ ２ ａ （Ｖｇ
ａｏ ＶＴ ） ） （■ｄｍｏ−Δ■。）Ｍｌを流れ
る電流の変化分に等しくなる。
Ａを決めると（３） 、 （４１式から Ｋ ＝２λ■。／（（ａ”Δ■、。＋ ２ ａ （Ｖｇ
ａｏ ＶＴ ） ） （■ｄｍｏ−Δ■。）Ｍｌを流れ
る電流の変化分に等しくなる。
Δ■ｄ〆Δ■４゜であれば、＋３１ 、 ＋４１ 、
＋５１式からＭＡを流れる電流の変化は 一９＝ となり、Ｍｌを流れる電流と正確に等しくけならないが
、ａを１より小さくとりＶｇａｏを犬きくとっておけば
、（６）式はほぼΔ■□−Δ■となり１１［餅、の変化
分をキャンセルできる。
＋５１式からＭＡを流れる電流の変化は 一９＝ となり、Ｍｌを流れる電流と正確に等しくけならないが
、ａを１より小さくとりＶｇａｏを犬きくとっておけば
、（６）式はほぼΔ■□−Δ■となり１１［餅、の変化
分をキャンセルできる。
以上のようにして、同相入力端）（が変化１．、Ｊとき
のＭｌの電流変化をＭＡの′電流変化で吸収；７、Ｍ４
、Ｍ５を流れる電流を一定に保つことによって節点Ａ
、Ｈの電位を一定に保ち、出力動作点を安定にすること
がでたる。
のＭｌの電流変化をＭＡの′電流変化で吸収；７、Ｍ４
、Ｍ５を流れる電流を一定に保つことによって節点Ａ
、Ｈの電位を一定に保ち、出力動作点を安定にすること
がでたる。
インバータ回路のＭ７’目、 ｌｒ′１１相人力璽１月
−が下がってＭ６のしきい値電圧以−トになってＭ６が
力、トオフした場合に、ＭＡのゲー］・電圧を正″に原
電圧にするだめのものである。Ｍ６がカットオフしてい
る領域では、Ｍｌを流れる１征流の変化をＭＡで吸収す
ることはできないが、その領域での電流変化に小さいの
で、出力動作点に影響を及はす−１０＝ ことはない。
−が下がってＭ６のしきい値電圧以−トになってＭ６が
力、トオフした場合に、ＭＡのゲー］・電圧を正″に原
電圧にするだめのものである。Ｍ６がカットオフしてい
る領域では、Ｍｌを流れる１征流の変化をＭＡで吸収す
ることはできないが、その領域での電流変化に小さいの
で、出力動作点に影響を及はす−１０＝ ことはない。
以上述べたように本発明の差動入力回路は、従来技術で
は困難であった。同相入力電圧が大きく変化したときで
も出力動作点を安定にするととができる差動入力回路を
実現できる効果がある。
は困難であった。同相入力電圧が大きく変化したときで
も出力動作点を安定にするととができる差動入力回路を
実現できる効果がある。
第１図は本発明の典型的な一実旅例を示す差動入力回路
の回路図、第２図は従来の差動増幅回路の一例を示す回
路図である。 １・・・・・・反転入力端子、２・・・・・・正転入力
端子、３−・・・・・負電源線、４・・・・・・正電源
線、５，６・・・・・・バイアス点、１０・・・・・・
出力端子、Ａ、Ｂ・・・・・・節点。 Ｍｌ、〜Ｍ７ 、Ｍ７’ 、ＭＡ・・・・・・ＭＯ８Ｐ
ＢＴ、１、入力端子 ２：入力端子 ３：負電源線 ４：正電源線 ５．６：バイアス点
の回路図、第２図は従来の差動増幅回路の一例を示す回
路図である。 １・・・・・・反転入力端子、２・・・・・・正転入力
端子、３−・・・・・負電源線、４・・・・・・正電源
線、５，６・・・・・・バイアス点、１０・・・・・・
出力端子、Ａ、Ｂ・・・・・・節点。 Ｍｌ、〜Ｍ７ 、Ｍ７’ 、ＭＡ・・・・・・ＭＯ８Ｐ
ＢＴ、１、入力端子 ２：入力端子 ３：負電源線 ４：正電源線 ５．６：バイアス点
Claims (1)
- ソースが第１の電源に接続されゲートが定電圧にバイア
スされた第１のＭＩＳＦＥＴのドレインに第１の入力端
子にゲートが接続された第２のＭＩＳＦＥＴのソースと
第２の入力端子にゲートが接続された第３のＭＩＳＦＥ
Ｔのソースとが共通に接続されたＭＩＳＦＥＴ差動入力
対と、前記第２のＭＩＳＦＥＴのドレインにゲートとド
レインが共通に接続されソースが第２の電源に接続され
た第４のＭＩＳＦＥＴと、ドレインが前記第３のＭＩＳ
ＦＥＴのドレインに接続されゲートが前記第４のＭＩＳ
ＦＥＴのゲートに接続されソースが前記第２の電源に接
続された第５のＭＩＳＦＥＴと、ドレインが前記第１の
ＭＩＳＦＥＴのドレインに接続されソースが前記第２の
電源に接続された第６のＭＩＳＦＥＴ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61184806A JPS6340405A (ja) | 1986-08-05 | 1986-08-05 | 差動入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61184806A JPS6340405A (ja) | 1986-08-05 | 1986-08-05 | 差動入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6340405A true JPS6340405A (ja) | 1988-02-20 |
Family
ID=16159618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61184806A Pending JPS6340405A (ja) | 1986-08-05 | 1986-08-05 | 差動入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6340405A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6216757B1 (en) * | 1991-11-18 | 2001-04-17 | Bridgestone Corporation | Low noise level tire |
-
1986
- 1986-08-05 JP JP61184806A patent/JPS6340405A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6216757B1 (en) * | 1991-11-18 | 2001-04-17 | Bridgestone Corporation | Low noise level tire |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01109824A (ja) | レベル変換回路 | |
| JPH0616571B2 (ja) | 電流増幅装置 | |
| JPS6159903A (ja) | Ｍｏｓ電流ミラー回路 | |
| US4042839A (en) | Low power dissipation combined enhancement depletion switching driver circuit | |
| US4267501A (en) | NMOS Voltage reference generator | |
| JPS6119134B2 (ja) | ||
| US6400185B2 (en) | Fixed transconductance bias apparatus | |
| JP3972787B2 (ja) | ウィンドウコンパレータ | |
| JP3104365B2 (ja) | 基準電圧発生回路 | |
| JPS59191936A (ja) | 高速論理回路 | |
| JP3394628B2 (ja) | バイアス回路 | |
| JPS61194906A (ja) | 演算増幅回路 | |
| JP2695891B2 (ja) | コンパレータ回路 | |
| JPH0257721B2 (ja) | ||
| JPH0572126B2 (ja) | ||
| JPS61138318A (ja) | 基準電圧発生回路 | |
| JP2727332B2 (ja) | 半導体バイアス回路 | |
| JPH0263219A (ja) | チャージポンプ回路 | |
| JPH0218606A (ja) | 定電流回路 | |
| JP2808855B2 (ja) | 定電圧回路 | |
| JPS6272019A (ja) | 基準電圧発生回路 | |
| JPS61255048A (ja) | 半導体集積回路の内部電源電圧発生回路 | |
| JPS5994904A (ja) | バイアス発生回路 | |
| JPH04158629A (ja) | レベル変換回路 | |
| JPS60160715A (ja) | Ｍｏｓ可変ピ−ククリツプ回路 |