JPS6341076A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6341076A JPS6341076A JP18554886A JP18554886A JPS6341076A JP S6341076 A JPS6341076 A JP S6341076A JP 18554886 A JP18554886 A JP 18554886A JP 18554886 A JP18554886 A JP 18554886A JP S6341076 A JPS6341076 A JP S6341076A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- becomes
- oxide film
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 150000004767 nitrides Chemical class 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000002955 isolation Methods 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 238000005121 nitriding Methods 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にＭＩＳ型半
導体素子と素子分離領域とを含む半導体装置の製造方法
に関する。
導体素子と素子分離領域とを含む半導体装置の製造方法
に関する。
従来の半導体装置の素子間の絶縁分離技術としては、Ｌ
ＯＣＯ５法があり、以下にこれを説明する。
ＯＣＯ５法があり、以下にこれを説明する。
第３図（ａ）〜（ｆ）は従来の半導体装置の製造方法の
一例を説明するための工程順に示した半導体チップの断
面図である。
一例を説明するための工程順に示した半導体チップの断
面図である。
この従来例は、第３図（ａ）に示すように、先ず、比抵
抗１０ΩｃｍのＰ型単結晶のシリコン基板１表面を、９
００℃の水蒸気雰囲気で酸化させ、３００人の酸化膜２
′を成長させる。
抗１０ΩｃｍのＰ型単結晶のシリコン基板１表面を、９
００℃の水蒸気雰囲気で酸化させ、３００人の酸化膜２
′を成長させる。
続いて、第３図（ｂ）に示すように、酸化膜２′の上に
通常の気相成長法により窒化膜３″分８００人堆積する
。
通常の気相成長法により窒化膜３″分８００人堆積する
。
続いて、第３図（ｃ）に示すように、通常のリソグラフ
ィー技術によって能動領域を形成する部分の上を覆うよ
うに所定のパターンでホトレジス１〜（摸４″を形成す
る。
ィー技術によって能動領域を形成する部分の上を覆うよ
うに所定のパターンでホトレジス１〜（摸４″を形成す
る。
続いて、第３図（ｄ）に示すように、ホＩ・レジスｌ−
、ｌＥｊ ４ ”をマスクとして異方性のプラズマエツ
チングによって素子分離領域を形成する部分の上の窒化
、膜３″を除去する。
、ｌＥｊ ４ ”をマスクとして異方性のプラズマエツ
チングによって素子分離領域を形成する部分の上の窒化
、膜３″を除去する。
続いて、第３図（ｅ）に示すように、全面を１０００℃
の水蒸気雰囲気中でシリコン基板１表面を酸化し４００
０人の酸化膜５′を形成する。この際窒化膜３″で覆わ
れた領域のシリコン基板１表面は、酸化されないため、
素子分離領域のみに酸化膜５′が形成される。
の水蒸気雰囲気中でシリコン基板１表面を酸化し４００
０人の酸化膜５′を形成する。この際窒化膜３″で覆わ
れた領域のシリコン基板１表面は、酸化されないため、
素子分離領域のみに酸化膜５′が形成される。
続いて、第３図（ｆ）に示すように、前記耐酸化性の窒
化膜３″を等方性のプラズマエツチングによって除去し
た後、更に下地の酸化ＩＩ！２ ’をＨＦ系のエツチン
グ液で除去し、能動領域を形成する部分のシリコン基板
１表面を露出させる。更に又、９００℃の水蒸気雰囲気
中で１５０人のゲートの酸化膜２″を形成する。
化膜３″を等方性のプラズマエツチングによって除去し
た後、更に下地の酸化ＩＩ！２ ’をＨＦ系のエツチン
グ液で除去し、能動領域を形成する部分のシリコン基板
１表面を露出させる。更に又、９００℃の水蒸気雰囲気
中で１５０人のゲートの酸化膜２″を形成する。
上述した従来の半導体装置の製造方法は、ＬＯＣｏＳ酸
化用の酸化膜のマスクとその下の酸化膜を、素子分離用
の酸化膜を形成した後に除去して、再びゲート酸化膜を
その部分に形成するため工程数が多くなり複雑となる欠
点がある。
化用の酸化膜のマスクとその下の酸化膜を、素子分離用
の酸化膜を形成した後に除去して、再びゲート酸化膜を
その部分に形成するため工程数が多くなり複雑となる欠
点がある。
又、素子の一層の微細化が進んでいる今日、ゲート絶縁
膜の薄膜化が必要とされているが、誘電率の大きい窒化
膜を従来のように気相成長によってぼく形成しようとし
たのでは均−性等の問題から困難であり、従って、ＭＩ
Ｓ型半導体素子の絶縁物と１．て使用できないという欠
点もあ〜た６特にウェーハが大型化すれば、この傾向は
一層強くなり、薄い窒化膜を均一に形成することはまず
ます難かしくなる。
膜の薄膜化が必要とされているが、誘電率の大きい窒化
膜を従来のように気相成長によってぼく形成しようとし
たのでは均−性等の問題から困難であり、従って、ＭＩ
Ｓ型半導体素子の絶縁物と１．て使用できないという欠
点もあ〜た６特にウェーハが大型化すれば、この傾向は
一層強くなり、薄い窒化膜を均一に形成することはまず
ます難かしくなる。
本発明の半導体装置の製造方法は、半導体基板上に少な
くとも表面が熱窒化膜の絶縁膜を形成する工程と、所定
のパターンに形成した前記熱窒化膜をマスクとして前記
半導体基板表面にフィールド酸化膜を形成する工程と、
前記絶縁膜を絶縁物とするＭＩＳ型半導体素子を前記半
導体基板に形成する工程とを含んで構成される。
くとも表面が熱窒化膜の絶縁膜を形成する工程と、所定
のパターンに形成した前記熱窒化膜をマスクとして前記
半導体基板表面にフィールド酸化膜を形成する工程と、
前記絶縁膜を絶縁物とするＭＩＳ型半導体素子を前記半
導体基板に形成する工程とを含んで構成される。
次に、本発明の実施例について図面を参照し、て説明す
る。
る。
第１図＜ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
先ず、第１図（ａ）に示すように、Ｐ型車結晶のシリコ
ン基板１表面に８５０℃の酸素雰囲気中で５０人の酸化
Ｍ２を形成した後全面を１０００℃力アンモニア雰囲気
中で熱窒化させ酸化膜２の表面に熱窒化膜３を形成する
。
ン基板１表面に８５０℃の酸素雰囲気中で５０人の酸化
Ｍ２を形成した後全面を１０００℃力アンモニア雰囲気
中で熱窒化させ酸化膜２の表面に熱窒化膜３を形成する
。
続いて、第１図（ｂ）に示すように、通常のホＩ〜リソ
グラフィー技術を用いて能動領域となる部分の上を覆う
ように所定のパターンでホトレジスト膜４を形成する。
グラフィー技術を用いて能動領域となる部分の上を覆う
ように所定のパターンでホトレジスト膜４を形成する。
続いて、第１図（ｃ）に示すように、このホトレジスト
膜４をマスクとして異方性のプラズマエツチングによっ
て熱窒化膜３を除去する。なお、この熱窒化Ｈ３の厚さ
は、熱窒化時間によって制御可能である。この実施例で
は８０人と薄いため異方性のプラズマエツチングのエツ
チングは短一時間でよい。
膜４をマスクとして異方性のプラズマエツチングによっ
て熱窒化膜３を除去する。なお、この熱窒化Ｈ３の厚さ
は、熱窒化時間によって制御可能である。この実施例で
は８０人と薄いため異方性のプラズマエツチングのエツ
チングは短一時間でよい。
続いて、第１図（ｄ）に示すように、全面を１０００℃
の水蒸気雰囲気中で３０００人の酸化膜５を形成する。
の水蒸気雰囲気中で３０００人の酸化膜５を形成する。
このときシリコン基板１表面の能動領域となる部分を除
いたこの酸化膜５が素子分離用のフィールド絶縁膜とな
ると共に能動領域となる部分の上を覆うように形成され
ている熱窒化１３表面が数人熱酸化され、熱窒化膜３中
のピンホールを埋め耐圧を向上させる効果がある。従っ
て、この酸化膜２及び熱窒化膜３をそのままゲート絶縁
膜として用いるため、ゲート絶縁膜形成のための工程を
新たに必要としない。以上のような製造工程で素子分離
用のフィールド絶縁膜とゲート絶縁膜が形成される。以
降、通常の工程によってＭＩＳ型半導体素子を含む半導
体装置ができる。
いたこの酸化膜５が素子分離用のフィールド絶縁膜とな
ると共に能動領域となる部分の上を覆うように形成され
ている熱窒化１３表面が数人熱酸化され、熱窒化膜３中
のピンホールを埋め耐圧を向上させる効果がある。従っ
て、この酸化膜２及び熱窒化膜３をそのままゲート絶縁
膜として用いるため、ゲート絶縁膜形成のための工程を
新たに必要としない。以上のような製造工程で素子分離
用のフィールド絶縁膜とゲート絶縁膜が形成される。以
降、通常の工程によってＭＩＳ型半導体素子を含む半導
体装置ができる。
ゲート絶縁膜の膜厚は、全体で１５０人相当の酸化膜に
相当し、低電圧駆動の微！ＬＳＩに適している。
相当し、低電圧駆動の微！ＬＳＩに適している。
第２図（−Ｌ）〜（ｄ）は本発明の第２の実施例を説明
するための工程順に示した半導体チップの断面図である
。
するための工程順に示した半導体チップの断面図である
。
Ｐをのシリコン基板１表面を１０００’Ｃのアンモニ？
雰囲気中で直接熱窒化し１００人の熱窒化！ｉ５！３′
を形成する。
雰囲気中で直接熱窒化し１００人の熱窒化！ｉ５！３′
を形成する。
続いて、Ｑｑ化膜３′の上に通常のホトリソグラフィー
技術によって、シリコン基板１表面の能動領域になる部
分を覆うように所定のパターンでホトレジスト膜４′を
形成する。
技術によって、シリコン基板１表面の能動領域になる部
分を覆うように所定のパターンでホトレジスト膜４′を
形成する。
続いて、第２図（ｃ）に示すように、ホトレジスｌ−、
膜４ ′をマスクとして異方性のプラズマエツチングに
より、能動領域となる部分を除いて熱窒化、１摸３′を
除去する。
膜４ ′をマスクとして異方性のプラズマエツチングに
より、能動領域となる部分を除いて熱窒化、１摸３′を
除去する。
続いて、第２図（ｄ）に示すように、ホトレジスト膜４
′を除去した後、全面を１０００℃の水蒸気雰囲気中で
酸化し酸化膜５を４０００人の膜厚で形成してこれをフ
ィールド絶縁膜とする。この時能動領域となる部分の上
にある熱窒化膜３′表面は数人程度酸化される。
′を除去した後、全面を１０００℃の水蒸気雰囲気中で
酸化し酸化膜５を４０００人の膜厚で形成してこれをフ
ィールド絶縁膜とする。この時能動領域となる部分の上
にある熱窒化膜３′表面は数人程度酸化される。
以後通常の工程によってＭＩＳ型半導体素子を危む半導
体装置ができる。
体装置ができる。
以上説明したように本発明は、少なくとも表面が熱窒化
膜の絶縁膜を、素子分離用のフィールド絶縁膜となる酸
化膜形成の際の耐酸化性膜として用いると同時にＭＩＳ
型半導体素子の絶縁膜としても用いるので、製造工程を
短縮・簡略化できるという効果がある。
膜の絶縁膜を、素子分離用のフィールド絶縁膜となる酸
化膜形成の際の耐酸化性膜として用いると同時にＭＩＳ
型半導体素子の絶縁膜としても用いるので、製造工程を
短縮・簡略化できるという効果がある。
又、本発明は均一な窒化膜を形成できるので、藩いゲー
ト絶縁膜を用いる微細なＭＩＳ型半導体素子を含む半導
体装置に関して、特に有効な製造方法となる。
ト絶縁膜を用いる微細なＭＩＳ型半導体素子を含む半導
体装置に関して、特に有効な製造方法となる。
明の第１及び第２の実施例を説明するための工程順に示
した半導体チップの断面図、第３図（ａ）〜（ｆ）は従
来の半導体装置の製造方法の一例を説明するための工程
順に示した半導体チップの断面図である。
した半導体チップの断面図、第３図（ａ）〜（ｆ）は従
来の半導体装置の製造方法の一例を説明するための工程
順に示した半導体チップの断面図である。
１・・・シリコン基板、２．２′２″・・・酸化膜、３
゜３′、３”・・・熱窒化膜、４．４′、４”・・・ホ
トレ手 ｌ 図 ゞｌ 第 ２ 図 （α） （ｂ） （Ｃ） 翳３ （ｄ） （ｅ） （ｆ） 回
゜３′、３”・・・熱窒化膜、４．４′、４”・・・ホ
トレ手 ｌ 図 ゞｌ 第 ２ 図 （α） （ｂ） （Ｃ） 翳３ （ｄ） （ｅ） （ｆ） 回
Claims (1)
- 半導体基板上に少なくとも表面が熱窒化膜の絶縁膜を形
成する工程と、所定のパターンに形成した前記熱窒化膜
をマスクとして前記半導体基板表面にフィールド酸化膜
を形成する工程と、前記絶縁膜を絶縁物とするＭＩＳ型
半導体素子を前記半導体基板に形成する工程とを含むこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18554886A JPS6341076A (ja) | 1986-08-06 | 1986-08-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18554886A JPS6341076A (ja) | 1986-08-06 | 1986-08-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6341076A true JPS6341076A (ja) | 1988-02-22 |
Family
ID=16172733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18554886A Pending JPS6341076A (ja) | 1986-08-06 | 1986-08-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6341076A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0582777A (ja) * | 1991-09-24 | 1993-04-02 | Nec Corp | Ｍｏｓ型電界効果トランジスタ及びその製造方法 |
| JPH06232408A (ja) * | 1993-02-01 | 1994-08-19 | Nec Corp | 絶縁ゲート電界効果トランジスタの製造方法 |
-
1986
- 1986-08-06 JP JP18554886A patent/JPS6341076A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0582777A (ja) * | 1991-09-24 | 1993-04-02 | Nec Corp | Ｍｏｓ型電界効果トランジスタ及びその製造方法 |
| JPH06232408A (ja) * | 1993-02-01 | 1994-08-19 | Nec Corp | 絶縁ゲート電界効果トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5946107B2 (ja) | Ｍｉｓ型半導体装置の製造法 | |
| US5369052A (en) | Method of forming dual field oxide isolation | |
| JPH02219253A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5922380B2 (ja) | ハンドウタイソシノ セイゾウホウホウ | |
| JPS61214446A (ja) | 半導体装置の製造方法 | |
| JPH04297063A (ja) | 半導体装置の製造方法 | |
| JPH0210730A (ja) | 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造 | |
| JPH0368170A (ja) | 薄膜半導体素子の製造方法 | |
| JPH03184368A (ja) | 半導体装置の製造方法 | |
| JPH0846026A (ja) | 素子分離領域を有する半導体装置の製造方法 | |
| JPS60105224A (ja) | 半導体装置の製造方法 | |
| JPS63289961A (ja) | 半導体装置の製造方法 | |
| JPH0117256B2 (ja) | ||
| JP2637860B2 (ja) | 半導体装置の製造方法 | |
| JPS6148935A (ja) | 半導体装置の製造方法 | |
| JPS5846646A (ja) | 半導体装置の製造方法 | |
| JPS58220461A (ja) | 半導体装置の製造方法 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPH01238058A (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPS60107864A (ja) | 半導体装置の製造方法 | |
| JP2004140062A (ja) | 半導体装置の製造方法 | |
| JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 | |
| JPH05335407A (ja) | 半導体装置の製造方法 | |
| JPS61248437A (ja) | 半導体装置の製造方法 | |
| JPS5951573A (ja) | 絶縁ゲ−ト型電界効果半導体装置及び製造方法 |