JPS6341104B2 - - Google Patents
Info
- Publication number
- JPS6341104B2 JPS6341104B2 JP57144314A JP14431482A JPS6341104B2 JP S6341104 B2 JPS6341104 B2 JP S6341104B2 JP 57144314 A JP57144314 A JP 57144314A JP 14431482 A JP14431482 A JP 14431482A JP S6341104 B2 JPS6341104 B2 JP S6341104B2
- Authority
- JP
- Japan
- Prior art keywords
- system control
- control device
- sub
- priority
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は情報処理装置のシステム制御装置の切
り離し方式に関する。
り離し方式に関する。
〔従来技術〕
従来、この種のシステム制御装置はエラーを検
出したシステム制御装置をシステムから切り離す
ものであつた。従つて、システム制御装置におい
て、アクセス要求の遅延時間を減らすために、シ
ステム制御装置に対応するサブプロセツサ群から
のアクセス要求の優先度判定手段と、対応しない
サブプロセツサ群からのアクセス要求の優先度判
定手段とを持つてシステム制御装置間の優先度判
定をシステム制御装置内で行える様にしたシステ
ム制御装置においては、サブプロセツサ群に対応
するシステム制御装置の該サブプロセツサ群の優
先度判定手段の結果と、前記サブプロセツサ群の
対応しないシステム制御装置の該サブプロセツサ
群の優先度判定手段の結果との一致チエツクを行
い、不一致の場合、不一致を検出したシステム制
御装置を単にシステムから切り離したり、前記サ
ブプロセツサ群の優先度判定手段において、エラ
ーを検出したシステム制御装置を単にシステムか
ら切り離したりすることは、切り離す必要のない
システム制御装置までシステムから切り離される
という欠点があつた。即ち、システムダウンを増
やすという欠点があつた。
出したシステム制御装置をシステムから切り離す
ものであつた。従つて、システム制御装置におい
て、アクセス要求の遅延時間を減らすために、シ
ステム制御装置に対応するサブプロセツサ群から
のアクセス要求の優先度判定手段と、対応しない
サブプロセツサ群からのアクセス要求の優先度判
定手段とを持つてシステム制御装置間の優先度判
定をシステム制御装置内で行える様にしたシステ
ム制御装置においては、サブプロセツサ群に対応
するシステム制御装置の該サブプロセツサ群の優
先度判定手段の結果と、前記サブプロセツサ群の
対応しないシステム制御装置の該サブプロセツサ
群の優先度判定手段の結果との一致チエツクを行
い、不一致の場合、不一致を検出したシステム制
御装置を単にシステムから切り離したり、前記サ
ブプロセツサ群の優先度判定手段において、エラ
ーを検出したシステム制御装置を単にシステムか
ら切り離したりすることは、切り離す必要のない
システム制御装置までシステムから切り離される
という欠点があつた。即ち、システムダウンを増
やすという欠点があつた。
本発明の目的は、切り離されたシステム制御装
置に対応するサブプロセツサ群は当然システムか
ら切り離されるので、前記サブプロセツサ群の優
先度判定手段が、不一致或はエラーを検出した
時、前記サブプロセツサ群に対応するシステム制
御装置を切り離すことにより上記欠点を解決し、
残りのサブプロセツサ群と、それに対応するシス
テム制御装置を生かすことにより、システムダウ
ンを減らしたシステムを提供することにある。
置に対応するサブプロセツサ群は当然システムか
ら切り離されるので、前記サブプロセツサ群の優
先度判定手段が、不一致或はエラーを検出した
時、前記サブプロセツサ群に対応するシステム制
御装置を切り離すことにより上記欠点を解決し、
残りのサブプロセツサ群と、それに対応するシス
テム制御装置を生かすことにより、システムダウ
ンを減らしたシステムを提供することにある。
本第１の発明によると複数のシステム制御装置
を有し各システム制御装置に対応するサブプロセ
ツサ群からのアクセス要求の優先度判定手段と、
対応しないサブプロセツサ群からのアクセス要求
の優先度判定手段と、サブプロセツサ群に対応す
るシステム制御装置の前記サブプロセツサ群の優
先度判定結果と、前記サブプロセツサ群に対応し
ないシステム制御装置の前記サブプロセツサ群の
優先度判定結果との比較手段と、前記比較手段で
不一致を検出した時、前記サブプロセツサ群に対
応するシステム制御装置をシステムから切り離す
手段を有することを特徴とする情報処理装置のシ
ステム制御装置の切り離し方式が得られる。
を有し各システム制御装置に対応するサブプロセ
ツサ群からのアクセス要求の優先度判定手段と、
対応しないサブプロセツサ群からのアクセス要求
の優先度判定手段と、サブプロセツサ群に対応す
るシステム制御装置の前記サブプロセツサ群の優
先度判定結果と、前記サブプロセツサ群に対応し
ないシステム制御装置の前記サブプロセツサ群の
優先度判定結果との比較手段と、前記比較手段で
不一致を検出した時、前記サブプロセツサ群に対
応するシステム制御装置をシステムから切り離す
手段を有することを特徴とする情報処理装置のシ
ステム制御装置の切り離し方式が得られる。
また本第２の発明によると複数のシステム制御
装置を有し各システム制御装置に対応するサブプ
ロセツサ群からのアクセス要求の優先度判定手段
と、対応しないサブプロセツサ群からのアクセス
要求の優先度判定手段と、サブプロセツサ群の優
先度判定手段のエラー検出手段と、前記エラー検
出手段がエラーを検出した優先度判定手段にアク
セス要求したサブプロセツサ群に対応するシステ
ム制御装置をシステムから切り離す手段とを含む
ことを特徴とする情報処理装置のシステム制御装
置の切り離し方式が得られる。
装置を有し各システム制御装置に対応するサブプ
ロセツサ群からのアクセス要求の優先度判定手段
と、対応しないサブプロセツサ群からのアクセス
要求の優先度判定手段と、サブプロセツサ群の優
先度判定手段のエラー検出手段と、前記エラー検
出手段がエラーを検出した優先度判定手段にアク
セス要求したサブプロセツサ群に対応するシステ
ム制御装置をシステムから切り離す手段とを含む
ことを特徴とする情報処理装置のシステム制御装
置の切り離し方式が得られる。
次に本第１及び第２の発明について図面を参照
して詳細に説明する。第１図は本第１および第２
の発明の一実施例を示す回路図である。この実施
例の装置はサブプロセツサ群１０Ａ及び１０Ｂ
と、システム制御装置２０Ａ及び２０Ｂと、メモ
リ３０Ａ及び３０Ｂとから構成され、システム制
御装置２０Ａ又は２０Ｂが故障したとき、該シス
テム制御装置２０Ａ又は２０Ｂをシステムから切
り離して運転を続行することが可能な様に構成さ
れている。この時は、当然システム制御装置に対
応するサブプロセツサ群１０Ａ又は１０Ｂもシス
テムから切り離される。
して詳細に説明する。第１図は本第１および第２
の発明の一実施例を示す回路図である。この実施
例の装置はサブプロセツサ群１０Ａ及び１０Ｂ
と、システム制御装置２０Ａ及び２０Ｂと、メモ
リ３０Ａ及び３０Ｂとから構成され、システム制
御装置２０Ａ又は２０Ｂが故障したとき、該シス
テム制御装置２０Ａ又は２０Ｂをシステムから切
り離して運転を続行することが可能な様に構成さ
れている。この時は、当然システム制御装置に対
応するサブプロセツサ群１０Ａ又は１０Ｂもシス
テムから切り離される。
各サブプロセツサ群には、演算プロセツサや入
出力プロセツサである２個のサブプロセツサ１１
Ａ，１２Ａ及び１１Ｂ，１２Ｂが含まれている。
前記サブプロセツサ１１Ａ，１２Ａのアクセス要
求信号１１A′，１２A′は対応するシステム制御
装置２０Ａだけでなく、対応しないシステム制御
装置２０Ｂにも送られる。前記サブプロセツサ１
１Ｂ，１２Ｂの場合も同様である。
出力プロセツサである２個のサブプロセツサ１１
Ａ，１２Ａ及び１１Ｂ，１２Ｂが含まれている。
前記サブプロセツサ１１Ａ，１２Ａのアクセス要
求信号１１A′，１２A′は対応するシステム制御
装置２０Ａだけでなく、対応しないシステム制御
装置２０Ｂにも送られる。前記サブプロセツサ１
１Ｂ，１２Ｂの場合も同様である。
各システム制御装置２０Ａ及び２０Ｂは、サブ
プロセツサのアクセス要求信号１１A′，１２
A′及び１１B′，１２B′を予め定められた優先順
位に従つて、前記サブプロセツサ群の優先度判定
回路２１Ａ，２２Ａ及び２１Ｂ，２２Ｂに入力
し、その判定結果信号２１A″，２２A″及び２１
B″，２２B″をシステム制御装置間の優先度判定
回路２８Ａ及び２８Ｂに入力し、その結果メモリ
アクセス要求を出力したサブプロセツサに、メモ
リ３０Ａ及び３０Ｂへのアクセス要求信号２８
A′及び２８B′を許している。
プロセツサのアクセス要求信号１１A′，１２
A′及び１１B′，１２B′を予め定められた優先順
位に従つて、前記サブプロセツサ群の優先度判定
回路２１Ａ，２２Ａ及び２１Ｂ，２２Ｂに入力
し、その判定結果信号２１A″，２２A″及び２１
B″，２２B″をシステム制御装置間の優先度判定
回路２８Ａ及び２８Ｂに入力し、その結果メモリ
アクセス要求を出力したサブプロセツサに、メモ
リ３０Ａ及び３０Ｂへのアクセス要求信号２８
A′及び２８B′を許している。
各サブプロセツサ群の優先度判定回路２１Ａ，
２２Ａ及び２１Ｂ，２２Ｂの判定結果信号２１
A″，２２A″及び２１B″，２２B″は、一致比較回
路２３Ａ，２４Ａ及び２３Ｂ，２４Ｂに入力され
て、システム制御装置間で一致しているかどうか
を比較している。
２２Ａ及び２１Ｂ，２２Ｂの判定結果信号２１
A″，２２A″及び２１B″，２２B″は、一致比較回
路２３Ａ，２４Ａ及び２３Ｂ，２４Ｂに入力され
て、システム制御装置間で一致しているかどうか
を比較している。
サブプロセツサ群の優先度判定回路２１Ａ，２
２Ａ及び２１Ｂ，２２Ｂは公知のパリテイチエツ
ク回路を持ち、その結果はパリテイエラー信号２
１A′，２２A′及び２１B′，２２B′として出力さ
れる。
２Ａ及び２１Ｂ，２２Ｂは公知のパリテイチエツ
ク回路を持ち、その結果はパリテイエラー信号２
１A′，２２A′及び２１B′，２２B′として出力さ
れる。
一致比較回路２４Ａの出力の不一致信号２４
A′とパリテイエラー信号２２A′はOR回路２６Ａ
を経由して、前記サブプロセツサ群１０Ｂに対応
するシステム制御装置２０Ｂに送られる。前記の
OR回路２６Ａの出力信号２６A′は、OR回路２
５Ｂに不一致信号２４B′とパリテイエラー信号
２２B′と共に論理和がとられてエラーフリツプ
フロツプ２７Ｂをセツトする。エラーフリツプフ
ロツプ２７Ｂがセツトされると、公知の手段によ
り、システム制御装置２０Ｂはシステムより切り
離される。
A′とパリテイエラー信号２２A′はOR回路２６Ａ
を経由して、前記サブプロセツサ群１０Ｂに対応
するシステム制御装置２０Ｂに送られる。前記の
OR回路２６Ａの出力信号２６A′は、OR回路２
５Ｂに不一致信号２４B′とパリテイエラー信号
２２B′と共に論理和がとられてエラーフリツプ
フロツプ２７Ｂをセツトする。エラーフリツプフ
ロツプ２７Ｂがセツトされると、公知の手段によ
り、システム制御装置２０Ｂはシステムより切り
離される。
上記動作は、システム制御装置２０Ａについて
も同様である。
も同様である。
次にその動作を説明する。システム制御装置２
０Ａの対応するサブプロセツサ群は１０Ａであ
り、該サブプロセツサ群１０Ａの優先度判定手段
は２１Ａである。このため該優先度判定手段２１
Ａにおいて、パリテイエラーを検出すると、パリ
テイエラー信号２１A′により、エラーフリツプ
フロツプ２７Ａをセツトして、該サブプロセツサ
に対応するシステム制御装置２０Ａをシステムか
ら切り離す。他方のシステム制御装置２０Ｂは運
転を続ける。尚、切り離した時システム制御装置
間の各信号２１A″，２２A″，２１B″，２２B″，
２６A′，２６B′は、誤動作しない様にゲートす
る必要があるが、本図では省略している。
０Ａの対応するサブプロセツサ群は１０Ａであ
り、該サブプロセツサ群１０Ａの優先度判定手段
は２１Ａである。このため該優先度判定手段２１
Ａにおいて、パリテイエラーを検出すると、パリ
テイエラー信号２１A′により、エラーフリツプ
フロツプ２７Ａをセツトして、該サブプロセツサ
に対応するシステム制御装置２０Ａをシステムか
ら切り離す。他方のシステム制御装置２０Ｂは運
転を続ける。尚、切り離した時システム制御装置
間の各信号２１A″，２２A″，２１B″，２２B″，
２６A′，２６B′は、誤動作しない様にゲートす
る必要があるが、本図では省略している。
前記サブプロセツサ群１０Ａの対応するシステ
ム制御装置２０Ａの該サブプロセツサ群１０Ａの
優先度判定手段２１Ａの判定結果信号２１A″と、
対応しないシステム制御装置２０Ｂの前記サブプ
ロセツサ群１０Ａの優先度判定手段２１Ｂの判定
結果信号２１B″とを一致比較回路２３Ａで一致
チエツクし、不一致の場合は、不一致信号２３
A′によりエラーフリツプフロツプ２７Ａをセツ
トして、システム制御装置２０Ａをシステムから
切り離す。
ム制御装置２０Ａの該サブプロセツサ群１０Ａの
優先度判定手段２１Ａの判定結果信号２１A″と、
対応しないシステム制御装置２０Ｂの前記サブプ
ロセツサ群１０Ａの優先度判定手段２１Ｂの判定
結果信号２１B″とを一致比較回路２３Ａで一致
チエツクし、不一致の場合は、不一致信号２３
A′によりエラーフリツプフロツプ２７Ａをセツ
トして、システム制御装置２０Ａをシステムから
切り離す。
次に、サブプロセツサ群１０Ｂの対応するシス
テム制御装置２０Ｂの該サブプロセツサ群１０Ｂ
の優先度判定手段２２Ｂの判定結果信号２２
B″と、対応しないシステム制御装置２０Ａの優
先度判定手段２２Ａの判定結果信号２２A″とを
一致比較回路２４Ａで一致チエツクし、不一致の
場合は、不一致信号２４A′により、エラーフリ
ツプフロツプ２７Ｂをセツトして、システム制御
装置２０Ｂをシステムから切り離す。
テム制御装置２０Ｂの該サブプロセツサ群１０Ｂ
の優先度判定手段２２Ｂの判定結果信号２２
B″と、対応しないシステム制御装置２０Ａの優
先度判定手段２２Ａの判定結果信号２２A″とを
一致比較回路２４Ａで一致チエツクし、不一致の
場合は、不一致信号２４A′により、エラーフリ
ツプフロツプ２７Ｂをセツトして、システム制御
装置２０Ｂをシステムから切り離す。
前記サブプロセツサ群１０Ｂに対応しないシス
テム制御装置２０Ａの前記サブプロセツサ群１０
Ｂの優先度判定手段２２Ａがパリテイエラーの時
は、パリテイエラー信号２２A′によりエラーフ
リツプフロツプ２７Ｂをセツトしてシステム制御
装置２０Ｂをシステムから切り離す。
テム制御装置２０Ａの前記サブプロセツサ群１０
Ｂの優先度判定手段２２Ａがパリテイエラーの時
は、パリテイエラー信号２２A′によりエラーフ
リツプフロツプ２７Ｂをセツトしてシステム制御
装置２０Ｂをシステムから切り離す。
上記動作はシステム制御装置２０Ｂに関しても
同様である。
同様である。
更に優先度判定回路２１Ｂにハードエラーがあ
る場合はシステム制御装置２０Ａをシステムから
切り離すのみで、システム制御装置２０Ｂを切り
離さずに作動せしめる。すなわち、アクセス要求
信号１１A′にエラーがある時、優先度判定回路
２１Ｂが動作し、その判定結果信号２１B″が一
致比較回路２３Ｂに入力される。一致比較回路２
３Ｂでエラーが検出されると、判定結果信号２３
B′が不一致信号２６B′としてエラーフリツプフ
ロツプ２７Ａに供給される。これによりシステム
制御装置２０Ａはシステムから切り離され、かつ
このシステム制御装置に対応するサブプロセツサ
群１１Ａ，１２Ａもシステムから切り離されるの
で、システム制御装置２０Ａの切り離された後で
は優先度判定回路２１Ｂは無効になる。
る場合はシステム制御装置２０Ａをシステムから
切り離すのみで、システム制御装置２０Ｂを切り
離さずに作動せしめる。すなわち、アクセス要求
信号１１A′にエラーがある時、優先度判定回路
２１Ｂが動作し、その判定結果信号２１B″が一
致比較回路２３Ｂに入力される。一致比較回路２
３Ｂでエラーが検出されると、判定結果信号２３
B′が不一致信号２６B′としてエラーフリツプフ
ロツプ２７Ａに供給される。これによりシステム
制御装置２０Ａはシステムから切り離され、かつ
このシステム制御装置に対応するサブプロセツサ
群１１Ａ，１２Ａもシステムから切り離されるの
で、システム制御装置２０Ａの切り離された後で
は優先度判定回路２１Ｂは無効になる。
上記の様に動作する事により、不一致の場合に
も、或はエラー検出の場合にも、サブプロセツサ
群に対応するシステム制御装置がシステムから切
り離される。
も、或はエラー検出の場合にも、サブプロセツサ
群に対応するシステム制御装置がシステムから切
り離される。
本発明は以上説明した様に、切り離す必要のな
いシステム制御装置をシステムから切り離すこと
がなくなるという効果がある。
いシステム制御装置をシステムから切り離すこと
がなくなるという効果がある。
第１図は本第１及び第２の発明の一実施例を示
すブロツク図である。 １１Ａ，１２Ａ，１１Ｂ，１２Ｂ……サブプロ
セツサ、１０Ａ，１０Ｂ……サブプロセツサ群、
２１Ａ，２２Ａ，２１Ｂ，２２Ｂ……サブプロセ
ツサ群の優先度判定回路、２８Ａ，２８Ｂ……シ
ステム制御装置間の優先度判定回路、２３Ａ，２
４Ａ，２３Ｂ，２４Ｂ……一致比較回路、２５
Ａ，２６Ａ，２５Ｂ，２６Ｂ……OR回路、２７
Ａ，２７Ｂ……エラーフリツプフロツプ、２０
Ａ，２０Ｂ……システム制御装置、３０Ａ，３０
Ｂ……メモリ、１１A′，１２A′，１１B′，１２
B′……アクセス要求信号、２１A′，２２A′，２
１B′，２２B′……パリテイエラー信号、２１A″，
２２A″，２１B″，２２B″……優先度判定回路の
判定結果信号、２３A′，２４A′，２３B′，２４
B′……不一致信号、２６A′，２６B′……OR回路
の出力信号、２８A′，２８B′……メモリアクセ
ス要求信号。
すブロツク図である。 １１Ａ，１２Ａ，１１Ｂ，１２Ｂ……サブプロ
セツサ、１０Ａ，１０Ｂ……サブプロセツサ群、
２１Ａ，２２Ａ，２１Ｂ，２２Ｂ……サブプロセ
ツサ群の優先度判定回路、２８Ａ，２８Ｂ……シ
ステム制御装置間の優先度判定回路、２３Ａ，２
４Ａ，２３Ｂ，２４Ｂ……一致比較回路、２５
Ａ，２６Ａ，２５Ｂ，２６Ｂ……OR回路、２７
Ａ，２７Ｂ……エラーフリツプフロツプ、２０
Ａ，２０Ｂ……システム制御装置、３０Ａ，３０
Ｂ……メモリ、１１A′，１２A′，１１B′，１２
B′……アクセス要求信号、２１A′，２２A′，２
１B′，２２B′……パリテイエラー信号、２１A″，
２２A″，２１B″，２２B″……優先度判定回路の
判定結果信号、２３A′，２４A′，２３B′，２４
B′……不一致信号、２６A′，２６B′……OR回路
の出力信号、２８A′，２８B′……メモリアクセ
ス要求信号。
Claims (1)
- 【特許請求の範囲】 １ 複数のシステム制御装置を有し各システム制
御装置に対応するサブプロセツサ群からのアクセ
ス要求の優先度判定手段と、対応しないサブプロ
セツサ群からのアクセス要求の優先度判定手段
と、サブプロセツサ群に対応するシステム制御装
置の前記サブプロセツサ群の優先度判定結果と、
前記サブプロセツサ群に対応しないシステム制御
装置の前記サブプロセツサ群の優先度判定結果と
の比較手段と、前記比較手段で不一致を検出した
時、前記サブプロセツサ群に対応するシステム制
御装置をシステムから切り離す手段を有すること
を特徴とする情報処理装置のシステム制御装置の
切り離し方式。 ２ 複数のシステム制御装置を有し各システム制
御装置に対応するサブプロセツサ群からのアクセ
ス要求の優先度判定手段と、対応しないサブプロ
セツサ群からのアクセス要求の優先度判定手段
と、サブプロセツサ群の優先度判定手段のエラー
検出手段と、前記エラー検出手段がエラーを検出
した優先度判定手段にアクセス要求したサブプロ
セツサ群に対応するシステム制御装置をシステム
から切り離す手段とを含むことを特徴とする情報
処理装置のシステム制御装置の切り離し方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57144314A JPS5935269A (ja) | 1982-08-20 | 1982-08-20 | 情報処理装置のシステム制御装置の切り離し方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57144314A JPS5935269A (ja) | 1982-08-20 | 1982-08-20 | 情報処理装置のシステム制御装置の切り離し方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5935269A JPS5935269A (ja) | 1984-02-25 |
| JPS6341104B2 true JPS6341104B2 (ja) | 1988-08-15 |
Family
ID=15359202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57144314A Granted JPS5935269A (ja) | 1982-08-20 | 1982-08-20 | 情報処理装置のシステム制御装置の切り離し方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5935269A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2852365B2 (ja) * | 1989-12-15 | 1999-02-03 | キヤノン株式会社 | シート搬送装置 |
-
1982
- 1982-08-20 JP JP57144314A patent/JPS5935269A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5935269A (ja) | 1984-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1310129C (en) | Interface of non-fault tolerant components to fault tolerant system | |
| JPH11143729A (ja) | フォールトトレラントコンピュータ | |
| US7418626B2 (en) | Information processing apparatus | |
| JPS6341104B2 (ja) | ||
| JP2774675B2 (ja) | バスコントローラ | |
| JPS60100231A (ja) | 情報処理装置におけるシステム構成制御方式 | |
| JP2772713B2 (ja) | 耐故障型マルチプロセッサシステム | |
| JP2985188B2 (ja) | 二重化計算機システム | |
| JPS58217060A (ja) | 分散形計算機システムにおけるバツクアツプ方式 | |
| JP3015537B2 (ja) | 電子計算機の二重化方式 | |
| JPS61139849A (ja) | デ−タ処理装置の冗長化システム | |
| JPS5870495A (ja) | 多重化記憶装置の制御装置 | |
| JPS6113627B2 (ja) | ||
| JP2669851B2 (ja) | 障害通知方式 | |
| JPS6158856B2 (ja) | ||
| JPS61134846A (ja) | 電子計算機システム | |
| JPS5962966A (ja) | Ｃｐｕ間のデ−タ転送回路 | |
| JPS62245472A (ja) | 複合コンピユ−タシステム | |
| JPS61166644A (ja) | 多重化共用ファイルメモリの動的構成変更システム | |
| JPS6095678A (ja) | マルチプロセツサシステム | |
| JPS63115240A (ja) | 障害検出方式 | |
| JPS6055446A (ja) | 計算機 | |
| JPS5852263B2 (ja) | プロセッサバス接続方式 | |
| JPH063587B2 (ja) | ２重化マイクロプロセッサの同期運転方式 | |
| JPH0581057A (ja) | 電子計算機の二重化方式 |