JPS6342418B2 - - Google Patents
Info
- Publication number
- JPS6342418B2 JPS6342418B2 JP56154614A JP15461481A JPS6342418B2 JP S6342418 B2 JPS6342418 B2 JP S6342418B2 JP 56154614 A JP56154614 A JP 56154614A JP 15461481 A JP15461481 A JP 15461481A JP S6342418 B2 JPS6342418 B2 JP S6342418B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- crystal semiconductor
- semiconductor layer
- scribe line
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D88/00—Three-dimensional [3D] integrated devices
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法、特に三次元的
な多層LSIの製造方法に関する。
な多層LSIの製造方法に関する。
LSI製造技術においては、集積度を上げるため
に多層化が計られるが、将来的にはチツプ当り
16Mビツトという超高集積度のデバイスが１つの
目標とされており、その場合には８〜10層という
多層構造のものが実用化されなければならない。
かかる三次元LSIの製造に関しては、従来のLSI
の製造技術をそのまま適用したのでは種々の不都
合を生じる場合が多く、例えば不純物イオン注入
層の活性化のために行うアニールやゲート酸化な
どの熱工程を各層形成ごとに行うと下層（初めに
作られた層）LSIほど熱履歴を多く受け、拡散層
の過剰拡散（深さおよび横方向の広がり）やキヤ
リヤ濃度の減少などの弊害が発生する。特に不純
物のドーピングに関してはイオン注入法がドーピ
ング濃度や深さの制御が容易であり、集積度を上
げるのに適した方法であることから三次元LSIの
製造においても主流をなすものであり、したがつ
てイオン注入層の活性化のためのアニールは必
要、不可欠の熱工程として採られるものであり、
これに伴う前記弊害の発生は避けられず、この対
策を構じる必要がある。
に多層化が計られるが、将来的にはチツプ当り
16Mビツトという超高集積度のデバイスが１つの
目標とされており、その場合には８〜10層という
多層構造のものが実用化されなければならない。
かかる三次元LSIの製造に関しては、従来のLSI
の製造技術をそのまま適用したのでは種々の不都
合を生じる場合が多く、例えば不純物イオン注入
層の活性化のために行うアニールやゲート酸化な
どの熱工程を各層形成ごとに行うと下層（初めに
作られた層）LSIほど熱履歴を多く受け、拡散層
の過剰拡散（深さおよび横方向の広がり）やキヤ
リヤ濃度の減少などの弊害が発生する。特に不純
物のドーピングに関してはイオン注入法がドーピ
ング濃度や深さの制御が容易であり、集積度を上
げるのに適した方法であることから三次元LSIの
製造においても主流をなすものであり、したがつ
てイオン注入層の活性化のためのアニールは必
要、不可欠の熱工程として採られるものであり、
これに伴う前記弊害の発生は避けられず、この対
策を構じる必要がある。
本発明の目的は上記した課題を解決するにあ
り、そのために、エネルギー線照射により不純物
イオン注入層を活性化する熱工程、高圧酸化処理
により酸化膜を形成する熱工程、およびモニター
デバイスを測定して回路機能を評価する試験工程
を加えて各層を完成し、積層する工程を順次行う
ことにより積層単結晶半導体層を形成するにおい
て、チツプ周辺のスクライブラインを結晶核にし
て順次非単結晶層を単結晶化することを特徴とす
る方法を提供する。
り、そのために、エネルギー線照射により不純物
イオン注入層を活性化する熱工程、高圧酸化処理
により酸化膜を形成する熱工程、およびモニター
デバイスを測定して回路機能を評価する試験工程
を加えて各層を完成し、積層する工程を順次行う
ことにより積層単結晶半導体層を形成するにおい
て、チツプ周辺のスクライブラインを結晶核にし
て順次非単結晶層を単結晶化することを特徴とす
る方法を提供する。
以下、MOS ICを対象として本発明の実施例に
ついて説明する。
ついて説明する。
多層LSIの製造方法に関して、本願出願人は例
えば添付図面に示す方法を実現している。この方
法は、先ず単結晶シリコン基板１上に絶縁層
（SiO2）２を設け、チツプ周辺のスクライブライ
ン４上において基板半導体を露出させ、全面にポ
リシリコン層を被着し、次いでエネルギー線の照
射により露出基板を核としてポリシリコン層を単
結晶化する。このように形成した単結晶シリコン
層に不純物拡散やゲート酸化を行い第１層の半導
体装置（LSI）を形成する（矢印）。しかる後
にスクライブライン４を除く部分に層間絶縁膜３
を設け、再びポリシリコン層を被着し、エネルギ
ー線照射によりスクライブラインを核としてポリ
シリコン層を単結晶化し、以降前記した工程を繰
り返して第２層の半導体装置を形成する（矢印
）。なお、添付図面中５は単結晶シリコン層、
５′はポリシリコン層を表わし、第３層（矢印）
は丁度単結晶化されつつある状態を示したもので
あり、また６はゲート酸化膜、７はリン・ドープ
ドポリシリコン層（ゲート電極）をそれぞれ表わ
している。
えば添付図面に示す方法を実現している。この方
法は、先ず単結晶シリコン基板１上に絶縁層
（SiO2）２を設け、チツプ周辺のスクライブライ
ン４上において基板半導体を露出させ、全面にポ
リシリコン層を被着し、次いでエネルギー線の照
射により露出基板を核としてポリシリコン層を単
結晶化する。このように形成した単結晶シリコン
層に不純物拡散やゲート酸化を行い第１層の半導
体装置（LSI）を形成する（矢印）。しかる後
にスクライブライン４を除く部分に層間絶縁膜３
を設け、再びポリシリコン層を被着し、エネルギ
ー線照射によりスクライブラインを核としてポリ
シリコン層を単結晶化し、以降前記した工程を繰
り返して第２層の半導体装置を形成する（矢印
）。なお、添付図面中５は単結晶シリコン層、
５′はポリシリコン層を表わし、第３層（矢印）
は丁度単結晶化されつつある状態を示したもので
あり、また６はゲート酸化膜、７はリン・ドープ
ドポリシリコン層（ゲート電極）をそれぞれ表わ
している。
以上の方法により第１層、第２層、…と積み重
ねていつて多層LSIは作製されるが、本発明の特
徴とするところは、かかる多層LSIの製作過程で
行う活性化のためのアニールとゲート酸化膜の形
成をできるだけ熱影響の小さい方法で行なおうと
するところにある。
ねていつて多層LSIは作製されるが、本発明の特
徴とするところは、かかる多層LSIの製作過程で
行う活性化のためのアニールとゲート酸化膜の形
成をできるだけ熱影響の小さい方法で行なおうと
するところにある。
アニールの対象となるのは、不純物をイオン注
入して形成されるソース、ドレインおよびゲート
電極であるが、かかるイオン注入層のアニールは
各層（第１層、第２層…）形成ごとに電子ビー
ム、イオンビーム、レーザおよびフラツシユラン
プなどのエネルギー線を利用して局所瞬時加熱に
より行われる。具体例として、ソース、ドレイン
形成に砒素（As）を用い、アニールにレーザを
用いて下記条件 〔イオン注入条件〕 注入ドーズ量：５×1015As-1cm-2 注入エネルギー：200keV 〔アニール条件〕 使用ビーム：CWAr+レーザ 出力：4W スキヤン速度：10cm／sec 使用レンズ：ｆ＝25mm でアニールしたところ、下層LSIに対する過剰ア
ニールやキヤリヤ濃度減少は認められなかつた。
入して形成されるソース、ドレインおよびゲート
電極であるが、かかるイオン注入層のアニールは
各層（第１層、第２層…）形成ごとに電子ビー
ム、イオンビーム、レーザおよびフラツシユラン
プなどのエネルギー線を利用して局所瞬時加熱に
より行われる。具体例として、ソース、ドレイン
形成に砒素（As）を用い、アニールにレーザを
用いて下記条件 〔イオン注入条件〕 注入ドーズ量：５×1015As-1cm-2 注入エネルギー：200keV 〔アニール条件〕 使用ビーム：CWAr+レーザ 出力：4W スキヤン速度：10cm／sec 使用レンズ：ｆ＝25mm でアニールしたところ、下層LSIに対する過剰ア
ニールやキヤリヤ濃度減少は認められなかつた。
また、ゲート酸化膜の形成には変圧酸化法が用
いられる。この方法は低温、短時間でシリコンの
酸化が可能であるため、その有効性が期待される
ものである。具体例として、下記条件で酸化処理
を行つたところ 〔処理条件〕 圧力：25Kg／cm2 熱処理：700℃×180min 酸化膜厚は500Åに成長し、しかも下層LSIに対
する熱影響は特に認められなかつた。
いられる。この方法は低温、短時間でシリコンの
酸化が可能であるため、その有効性が期待される
ものである。具体例として、下記条件で酸化処理
を行つたところ 〔処理条件〕 圧力：25Kg／cm2 熱処理：700℃×180min 酸化膜厚は500Åに成長し、しかも下層LSIに対
する熱影響は特に認められなかつた。
さらに本発明の方法においては、前記したごと
く各層ごとにLSIを完成させていくので、各層に
モニターデバイスを形成することによつて、各層
のプロセス、回路機能を評価しながら先の工程に
進むことができるので、不良が発生した場合のリ
スクを軽減でき、かつ製品に対する信頼性を高め
ることができるものである。
く各層ごとにLSIを完成させていくので、各層に
モニターデバイスを形成することによつて、各層
のプロセス、回路機能を評価しながら先の工程に
進むことができるので、不良が発生した場合のリ
スクを軽減でき、かつ製品に対する信頼性を高め
ることができるものである。
以上説明したように、本発明の方法によるとき
は、多層LSIの製造過程で行われる熱工程に工夫
をなし、下層LSIに対する熱影響を小さくできる
効果があるため、三次元LSIの実現化に寄与する
ところ大であり、あわせて各層ごとの性能チエツ
クができる方式を採つているため製品の信頼性が
向上され、結晶核領域が単結晶シリコン基板上に
存在しているために、熱が同基板へ流れ易く、核
と再結晶部分（シリコンの固液界面）との温度勾
配が適当につき、良好な単結晶層ができ易く、ま
た素子はSOI（Silicon On Insulator、絶縁物上の
シリコン）上に設けられ、寄生容量が減少すると
いうSOIの特徴が実現され、しかも核のために有
効チツプ領域が消費されることがない、などの効
果が得られる。
は、多層LSIの製造過程で行われる熱工程に工夫
をなし、下層LSIに対する熱影響を小さくできる
効果があるため、三次元LSIの実現化に寄与する
ところ大であり、あわせて各層ごとの性能チエツ
クができる方式を採つているため製品の信頼性が
向上され、結晶核領域が単結晶シリコン基板上に
存在しているために、熱が同基板へ流れ易く、核
と再結晶部分（シリコンの固液界面）との温度勾
配が適当につき、良好な単結晶層ができ易く、ま
た素子はSOI（Silicon On Insulator、絶縁物上の
シリコン）上に設けられ、寄生容量が減少すると
いうSOIの特徴が実現され、しかも核のために有
効チツプ領域が消費されることがない、などの効
果が得られる。
添付図面は本発明の方法を実施する工程におけ
る多層LSIの１例の要部を示す断面図である。 １…単結晶シリコン基板、２…絶縁層、３…層
間絶縁膜、４…スクライブライン、５…単結晶シ
リコン層、５′…ポリシリコン層、６…ゲート酸
化膜、７…ゲート電極、…第１層半導体装置、
…第２層半導体装置、…第３層半導体装置。
る多層LSIの１例の要部を示す断面図である。 １…単結晶シリコン基板、２…絶縁層、３…層
間絶縁膜、４…スクライブライン、５…単結晶シ
リコン層、５′…ポリシリコン層、６…ゲート酸
化膜、７…ゲート電極、…第１層半導体装置、
…第２層半導体装置、…第３層半導体装置。
Claims (1)
- １ 単結晶半導体基板上に絶縁膜を形成し、該基
板のスクライブ・ライン上に基板半導体を露出
し、次いで全面に非単結晶半導体層を被着し、エ
ネルギー線照射によりスクライブ・ラインの基板
半導体を結晶核として該非単結晶半導体層を単結
晶化し、スクライブ・ライン上を除く領域の単結
晶化半導体層内に半導体装置を形成した後、スク
ライブ・ライン部以外に層間絶縁膜を設け、該絶
縁膜上に再び非単結晶半導体層を被着し、エネル
ギー線照射によりスクライブ・ラインの単結晶化
半導体層を結晶核として該非単結晶半導体層を単
結晶化する方法において、エネルギー線照射によ
り不純物イオン注入層を活性化する熱工程、高圧
酸化処理により酸化膜を形成する熱工程およびモ
ニターデバイスを測定して回路機能を評価する試
験工程を加えて各層を完成し、積層する工程を順
次行うことにより積層単結晶半導体層を形成する
ことを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56154614A JPS5856362A (ja) | 1981-09-29 | 1981-09-29 | 半導体装置の製造方法 |
| US06/425,644 US4489478A (en) | 1981-09-29 | 1982-09-28 | Process for producing a three-dimensional semiconductor device |
| DE8282305160T DE3278549D1 (en) | 1981-09-29 | 1982-09-29 | Process for manufacturing a multi-layer semiconductor device |
| EP82305160A EP0076161B1 (en) | 1981-09-29 | 1982-09-29 | Process for manufacturing a multi-layer semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56154614A JPS5856362A (ja) | 1981-09-29 | 1981-09-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5856362A JPS5856362A (ja) | 1983-04-04 |
| JPS6342418B2 true JPS6342418B2 (ja) | 1988-08-23 |
Family
ID=15588030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56154614A Granted JPS5856362A (ja) | 1981-09-29 | 1981-09-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856362A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100615085B1 (ko) * | 2004-01-12 | 2006-08-22 | 삼성전자주식회사 | 노드 콘택 구조체들, 이를 채택하는 반도체소자들, 이를채택하는 에스램 셀들 및 이를 제조하는 방법들 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54162452A (en) * | 1978-06-13 | 1979-12-24 | Mitsubishi Electric Corp | Manufacture of semiconductor and its unit |
| JPS5678155A (en) * | 1979-11-30 | 1981-06-26 | Hitachi Ltd | Semiconductor device and manufacture thereof |
-
1981
- 1981-09-29 JP JP56154614A patent/JPS5856362A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5856362A (ja) | 1983-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3746246B2 (ja) | 半導体装置の製造方法 | |
| JP3277533B2 (ja) | 半導体装置の製造方法 | |
| JPS59920A (ja) | 半導体装置の製造方法 | |
| KR970053087A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JPS6342418B2 (ja) | ||
| JP3338182B2 (ja) | 半導体装置の作製方法 | |
| JP3338434B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2002246329A (ja) | 半導体基板の極浅ｐｎ接合の形成方法 | |
| JP2700320B2 (ja) | 半導体装置の製造方法 | |
| JPH0719759B2 (ja) | 半導体装置の製造方法 | |
| JPH0336312B2 (ja) | ||
| JPS5818785B2 (ja) | シユウセキカイロソウチノ セイゾウホウホウ | |
| JPH03148836A (ja) | 薄膜トランジスタの製造方法 | |
| JPH01303727A (ja) | 不純物ゲッタリング方法 | |
| JP3033579B2 (ja) | 薄膜トランジスタの製法 | |
| JPS6042839A (ja) | 半導体ウエハの処理方法 | |
| JPH05102471A (ja) | 半導体装置の製造方法 | |
| JP2611252B2 (ja) | 半導体装置の製造方法 | |
| JPS621269B2 (ja) | ||
| JP2744022B2 (ja) | 半導体装置の製造方法 | |
| KR840002281B1 (ko) | 다결정 실리콘막의 제조 방법 | |
| JP3077804B2 (ja) | 半導体装置の製造方法 | |
| JP3384439B2 (ja) | 半導体装置の製造方法 | |
| JPS641925B2 (ja) | ||
| JP2925936B2 (ja) | 半導体記憶装置の製造方法 |