JPS6342441B2 - - Google Patents
Info
- Publication number
- JPS6342441B2 JPS6342441B2 JP57157359A JP15735982A JPS6342441B2 JP S6342441 B2 JPS6342441 B2 JP S6342441B2 JP 57157359 A JP57157359 A JP 57157359A JP 15735982 A JP15735982 A JP 15735982A JP S6342441 B2 JPS6342441 B2 JP S6342441B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- bias
- oscillation
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
【発明の詳細な説明】
この発明は、複数の発振素子を設置して発振周
波数の切換えを可能にし、ビデオテープレコーダ
（VTR）のRFモジユレータにおける搬送信号等
の発振に好適な発振回路に関する。
波数の切換えを可能にし、ビデオテープレコーダ
（VTR）のRFモジユレータにおける搬送信号等
の発振に好適な発振回路に関する。
VTRの出力周波数はテレビジヨン受像機の空
きチヤンネル周波数に合致させる必要から、RF
モジユレータの搬送周波数は、その空きチヤンネ
ル周波数に設定する必要がある。この空きチヤン
ネル周波数は各国によつて、また、一国内でも地
方によつて異なる場合があるから、このRFモジ
ユレータの搬送周波数を形成するための発振回路
は少なくとも２以上の発振周波数を持つような構
成にすることが必要である。発振周波数が異なる
発振素子を２以上設置し、その発振素子の発振を
切り換える場合、その切換手段と発振素子との間
に介在する接続線が長くなる場合には、その接続
線からスプリアス妨害が発生するため、発振素子
と切換手段との間は、短い線で結合する必要があ
る。
きチヤンネル周波数に合致させる必要から、RF
モジユレータの搬送周波数は、その空きチヤンネ
ル周波数に設定する必要がある。この空きチヤン
ネル周波数は各国によつて、また、一国内でも地
方によつて異なる場合があるから、このRFモジ
ユレータの搬送周波数を形成するための発振回路
は少なくとも２以上の発振周波数を持つような構
成にすることが必要である。発振周波数が異なる
発振素子を２以上設置し、その発振素子の発振を
切り換える場合、その切換手段と発振素子との間
に介在する接続線が長くなる場合には、その接続
線からスプリアス妨害が発生するため、発振素子
と切換手段との間は、短い線で結合する必要があ
る。
従来、この種の発振回路では発振用のトランジ
スタと発振素子との間隔を狭めて一体的にし、発
振用のトランジスタのバイアス電源を切り換えて
発振周波数を選択する手段が採られている。
スタと発振素子との間隔を狭めて一体的にし、発
振用のトランジスタのバイアス電源を切り換えて
発振周波数を選択する手段が採られている。
第１図は、従来の発振回路を示す。一対のトラ
ンジスタ２，４のコレクタ及びエミツタはそれぞ
れ共通に接続され、各トランジスタ２，４のコレ
クタとそのベースとの間には発振素子６，８が個
別に接続され、トランジスタ２，４のコレクタと
電圧印加端子１０との間には抵抗１２が接続され
る一方、そのエミツタと基準電位点との間には抵
抗１４とともに、バイパス用のコンデンサ１６が
接続されている。トランジスタ４のベースには電
圧印加端子１０と基準電位点との間に挿入接続さ
れた分割用抵抗１８，２０の接続点に発生する電
圧がバイアス入力として与えられている。また、
トランジスタ２のベースには抵抗２２を介して、
バイアス切換え用のスイツチ２４が設置されてい
る。
ンジスタ２，４のコレクタ及びエミツタはそれぞ
れ共通に接続され、各トランジスタ２，４のコレ
クタとそのベースとの間には発振素子６，８が個
別に接続され、トランジスタ２，４のコレクタと
電圧印加端子１０との間には抵抗１２が接続され
る一方、そのエミツタと基準電位点との間には抵
抗１４とともに、バイパス用のコンデンサ１６が
接続されている。トランジスタ４のベースには電
圧印加端子１０と基準電位点との間に挿入接続さ
れた分割用抵抗１８，２０の接続点に発生する電
圧がバイアス入力として与えられている。また、
トランジスタ２のベースには抵抗２２を介して、
バイアス切換え用のスイツチ２４が設置されてい
る。
このような発振回路では、トランジスタ４のベ
ースに加えられるバイアス電圧をV1、スイツチ
２４が電源側に切り換えられたとき、トランジス
タ２のベースに加えられるバイアス電圧をV2と
する。各バイアス電圧V1，V2の大小関係をV1＜
V2とすると、スイツチ２４が接点ａ側に閉じら
れるとき、トランジスタ２が動作し、発振素子６
の発振周波数1に基づき、トランジスタ２のコレ
クタ側から所定のオーバトーン発振周波数が出力
される。また、スイツチ２４が接点ｂ側に閉じら
れるとき、トランジスタ２の動作は停止してトラ
ンジスタ４が動作状態になり、発振素子８の発振
周波数2に基づき、オーバトーン発振周波数がト
ランジスタ４のコレクタ側から出力される。
ースに加えられるバイアス電圧をV1、スイツチ
２４が電源側に切り換えられたとき、トランジス
タ２のベースに加えられるバイアス電圧をV2と
する。各バイアス電圧V1，V2の大小関係をV1＜
V2とすると、スイツチ２４が接点ａ側に閉じら
れるとき、トランジスタ２が動作し、発振素子６
の発振周波数1に基づき、トランジスタ２のコレ
クタ側から所定のオーバトーン発振周波数が出力
される。また、スイツチ２４が接点ｂ側に閉じら
れるとき、トランジスタ２の動作は停止してトラ
ンジスタ４が動作状態になり、発振素子８の発振
周波数2に基づき、オーバトーン発振周波数がト
ランジスタ４のコレクタ側から出力される。
この発振回路では、トランジスタ２，４のベー
ス毎にバイアスを与えているために、バイアス設
定回路が２回路必要になるとともに、バイアス設
定差で発振用のトランジスタ２，４に流れる電流
が異なり、それによるオフセツトを生じるため、
発振出力にレベル差を生ずることがある。このた
め、この回路では出力レベル差を除くピーキング
調整用の回路を必要とし、このようなピーキング
調整を必要とする回路は、IC化には不向きであ
る。
ス毎にバイアスを与えているために、バイアス設
定回路が２回路必要になるとともに、バイアス設
定差で発振用のトランジスタ２，４に流れる電流
が異なり、それによるオフセツトを生じるため、
発振出力にレベル差を生ずることがある。このた
め、この回路では出力レベル差を除くピーキング
調整用の回路を必要とし、このようなピーキング
調整を必要とする回路は、IC化には不向きであ
る。
また、第２図に示した従来の発振回路は、発振
出力のレベル差を一致させるため、バイアスを同
一電位Ｖに設定するために考えられたものであ
る。電圧印加端子１０と基準電位点との間には、
バイアス設定回路としての抵抗２６，２８が直列
に接続されているとともに抵抗３０，３２が直列
に接続され、抵抗２６，２８の接続点とトランジ
スタ２のベースとの間にはバツフア回路３４が接
続され、また、抵抗３０，３２の接続点とトラン
ジスタ４のベースの間にもバツフア回路３６が接
続されている。そして、抵抗２６，２８の接続点
にはインバータ３８、抵抗３０，３２の接続点に
はインバータ４０，４２を介して切換入力端子４
４からバイアス切換入力が与えられる。
出力のレベル差を一致させるため、バイアスを同
一電位Ｖに設定するために考えられたものであ
る。電圧印加端子１０と基準電位点との間には、
バイアス設定回路としての抵抗２６，２８が直列
に接続されているとともに抵抗３０，３２が直列
に接続され、抵抗２６，２８の接続点とトランジ
スタ２のベースとの間にはバツフア回路３４が接
続され、また、抵抗３０，３２の接続点とトラン
ジスタ４のベースの間にもバツフア回路３６が接
続されている。そして、抵抗２６，２８の接続点
にはインバータ３８、抵抗３０，３２の接続点に
はインバータ４０，４２を介して切換入力端子４
４からバイアス切換入力が与えられる。
従つて、この発振回路では、切換入力端子４４
が高(H)レベルのとき、トランジスタ２のベースに
所定のバイアスが与えられ、発振素子６の発振周
波数1に基づく発振周波数が出力される。また、
切換入力端子４４が低(L)レベルに切換えられたと
き、トランジスタ２，４の動作状態はトランジス
タ４の側に切り換えられ、発振素子８の発振周波
数2に基づく発振周波数が得られる。
が高(H)レベルのとき、トランジスタ２のベースに
所定のバイアスが与えられ、発振素子６の発振周
波数1に基づく発振周波数が出力される。また、
切換入力端子４４が低(L)レベルに切換えられたと
き、トランジスタ２，４の動作状態はトランジス
タ４の側に切り換えられ、発振素子８の発振周波
数2に基づく発振周波数が得られる。
このように構成した場合、トランジスタ２，４
のバイアス入力を一定にできるため、第１図に示
した発振回路が持つオフセツトによる発振出力の
レベル差は防止できると考えられるが、トランジ
スタ２，４毎にバイアス設定回路を設置する必要
から、構成が複雑化するとともに、バイアス入力
が抵抗値の経年変化や温度変化による影響を受け
るので、各バイアス設定回路のための温度補償回
路も必要となる等の欠点がある。
のバイアス入力を一定にできるため、第１図に示
した発振回路が持つオフセツトによる発振出力の
レベル差は防止できると考えられるが、トランジ
スタ２，４毎にバイアス設定回路を設置する必要
から、構成が複雑化するとともに、バイアス入力
が抵抗値の経年変化や温度変化による影響を受け
るので、各バイアス設定回路のための温度補償回
路も必要となる等の欠点がある。
そこで、この発明は、バイアス設定回路を単一
化するとともに、発振出力のレベル差の発生を防
止することを目的とする。
化するとともに、発振出力のレベル差の発生を防
止することを目的とする。
即ち、この発明の発振回路は、コレクタ間及び
エミツタ間をそれぞれ共通に接続し、かつ、コレ
クタ側又はエミツタ側に共通の抵抗１２，１４又
はバイパスコンデンサ１６を接続するとともに、
各ベース・コレクタ間に発振周波数の異なる発振
素子６，８を個別に接続して発振素子６，８ごと
に独立した発振器を成す差動対トランジスタ（ト
ランジスタ２，４）と、ベースに基準電圧源が接
続された第１のトランジスタ５０と差動対トラン
ジスタ（トランジスタ２，４）に対応して設置さ
れた第２及び第３のトランジスタ５２，５４とを
備えて全帰還増幅器を構成し、第２又は第３のト
ランジスタ５２，５４側から差動対トランジスタ
（トランジスタ２，４）の何れかのベースにバツ
フア回路３４，３６を通して一定のバイアスを加
えるバイアス回路４６と、高及び低の２レベル切
換入力によつて選択的に導通状態又は遮断状態に
なるスイツチング回路を以て構成され、バイアス
回路と差動対トランジスタとの間に設置されて差
動対トランジスタのベースに対するバイアス入力
を選択するバイアス切換回路６４とを備えたもの
である。
エミツタ間をそれぞれ共通に接続し、かつ、コレ
クタ側又はエミツタ側に共通の抵抗１２，１４又
はバイパスコンデンサ１６を接続するとともに、
各ベース・コレクタ間に発振周波数の異なる発振
素子６，８を個別に接続して発振素子６，８ごと
に独立した発振器を成す差動対トランジスタ（ト
ランジスタ２，４）と、ベースに基準電圧源が接
続された第１のトランジスタ５０と差動対トラン
ジスタ（トランジスタ２，４）に対応して設置さ
れた第２及び第３のトランジスタ５２，５４とを
備えて全帰還増幅器を構成し、第２又は第３のト
ランジスタ５２，５４側から差動対トランジスタ
（トランジスタ２，４）の何れかのベースにバツ
フア回路３４，３６を通して一定のバイアスを加
えるバイアス回路４６と、高及び低の２レベル切
換入力によつて選択的に導通状態又は遮断状態に
なるスイツチング回路を以て構成され、バイアス
回路と差動対トランジスタとの間に設置されて差
動対トランジスタのベースに対するバイアス入力
を選択するバイアス切換回路６４とを備えたもの
である。
以下、この発明の実施例を図面を参照して詳細
に説明する。
に説明する。
第３図は、この発明の発振回路の実施例を示
し、第１図および第２図に示した発振回路と同一
部分には同一符号を付してある。
し、第１図および第２図に示した発振回路と同一
部分には同一符号を付してある。
トランジスタ２，４は、各コレクタ間及びエミ
ツタ間を共通に接続し、かつ、コレクタ側に共通
の抵抗１２、エミツタ側に抵抗１４およびバイパ
スコンデンサ１６を接続して差動対を成し、各ベ
ース・コレクタ間に発振周波数の異なる発振素子
６，８を個別に接続して発振素子６，８ごとに独
立した発振器を構成している。
ツタ間を共通に接続し、かつ、コレクタ側に共通
の抵抗１２、エミツタ側に抵抗１４およびバイパ
スコンデンサ１６を接続して差動対を成し、各ベ
ース・コレクタ間に発振周波数の異なる発振素子
６，８を個別に接続して発振素子６，８ごとに独
立した発振器を構成している。
トランジスタ２，４の各ベースには、第２図に
示した発振回路と同様にバツフア回路３４，３６
が個別に設置され、各バツフア回路３４，３６を
通してバイアス回路４６から一定のバイアス電圧
が加えられている。
示した発振回路と同様にバツフア回路３４，３６
が個別に設置され、各バツフア回路３４，３６を
通してバイアス回路４６から一定のバイアス電圧
が加えられている。
バイアス回路４６は、ベースに基準電圧源４８
が接続された第１のトランジスタ５０と差動対ト
ランジスタ２，４に対応して設置された第２及び
第３のトランジスタ５２，５４とを備え、各トラ
ンジスタ５０，５２，５４のエミツタを共通に接
続するとともに、各トランジスタ５２，５４のベ
ース・コレクタの共通化によつて全帰還増幅器か
らなるバツフア回路６２を以て構成され、トラン
ジスタ５０のコレクタには電圧印加端子１０が直
結され、各トランジスタ５２，５４のコレクタ・
ベース側には定電流源５６，６０、各トランジス
タ５０，５２，５４のエミツタ側には定電流源５
８が設置されている。そして、各トランジスタ５
２，５４のコレクタに発生した一定のバイアス電
圧は、バツフア回路３４，３６に個別に入力され
ている。
が接続された第１のトランジスタ５０と差動対ト
ランジスタ２，４に対応して設置された第２及び
第３のトランジスタ５２，５４とを備え、各トラ
ンジスタ５０，５２，５４のエミツタを共通に接
続するとともに、各トランジスタ５２，５４のベ
ース・コレクタの共通化によつて全帰還増幅器か
らなるバツフア回路６２を以て構成され、トラン
ジスタ５０のコレクタには電圧印加端子１０が直
結され、各トランジスタ５２，５４のコレクタ・
ベース側には定電流源５６，６０、各トランジス
タ５０，５２，５４のエミツタ側には定電流源５
８が設置されている。そして、各トランジスタ５
２，５４のコレクタに発生した一定のバイアス電
圧は、バツフア回路３４，３６に個別に入力され
ている。
そして、これらバイアス回路４６とバツフア回
路３４，３６の接続点には、バイアス回路４６か
ら差動対トランジスタ２，４のベースに対するバ
イアス入力を選択するために、高及び低の２レベ
ル切換入力によつて選択的に導通状態又は遮断状
態になるスイツチング回路を以て構成されたバイ
アス切換回路６４が設置されている。バイアス切
換回路６４は、制御入力端子６６に加えられる高
及び低の２レベル切換入力に基づき、バイアス回
路４６の出力を発生するトランジスタ５２，５４
のコレクタ電位を制御する２つのスイツチング回
路６８，７０で構成されている。即ち、バツフア
回路３４の入力端子と基準電位点との間には、ト
ランジスタ７２が基準電位点側をエミツタにして
接続され、このトランジスタ７２のベースと基準
電位点との間にはトランジスタ７４が基準電位点
側をエミツタにして接続され、このトランジスタ
７４のコレクタと電源ラインとの間には、定電流
源７６が接続されている。トランジスタ７４のベ
ースには抵抗７８を介して制御入力端子６６が形
成されているとともに、このベースと基準電位点
との間に抵抗８０が接続されている。
路３４，３６の接続点には、バイアス回路４６か
ら差動対トランジスタ２，４のベースに対するバ
イアス入力を選択するために、高及び低の２レベ
ル切換入力によつて選択的に導通状態又は遮断状
態になるスイツチング回路を以て構成されたバイ
アス切換回路６４が設置されている。バイアス切
換回路６４は、制御入力端子６６に加えられる高
及び低の２レベル切換入力に基づき、バイアス回
路４６の出力を発生するトランジスタ５２，５４
のコレクタ電位を制御する２つのスイツチング回
路６８，７０で構成されている。即ち、バツフア
回路３４の入力端子と基準電位点との間には、ト
ランジスタ７２が基準電位点側をエミツタにして
接続され、このトランジスタ７２のベースと基準
電位点との間にはトランジスタ７４が基準電位点
側をエミツタにして接続され、このトランジスタ
７４のコレクタと電源ラインとの間には、定電流
源７６が接続されている。トランジスタ７４のベ
ースには抵抗７８を介して制御入力端子６６が形
成されているとともに、このベースと基準電位点
との間に抵抗８０が接続されている。
また、バツフア回路３６の入力端子と基準電位
点との間には、スイツチング回路７０を構成する
トランジスタ８２がエミツタを基準電位点側にし
て接続され、トランジスタ８２のベースは抵抗８
４を介して制御入力端子６６に接続され、ベース
と基準電位点との間には抵抗８６が接続されてい
る。
点との間には、スイツチング回路７０を構成する
トランジスタ８２がエミツタを基準電位点側にし
て接続され、トランジスタ８２のベースは抵抗８
４を介して制御入力端子６６に接続され、ベース
と基準電位点との間には抵抗８６が接続されてい
る。
以上の構成に基づき、その動作を説明する。
バイアス回路４６は電圧源４８で設定されるバ
イアス電圧をトランジスタ５０，５２，５４を介
して出力し、このバイアス電圧はトランジスタ５
２，５４のコレクタからバツフア回路３４，３６
に個別に印加される。そこで、制御入力端子６６
の電位が切換制御入力によつてＨレベルに維持さ
れるものとすると、トランジスタ８２は導通状態
になり、トランジスタ５４のコレクタ及びバツフ
ア回路３６の入力端子は基準電位点レベルに低下
する。この結果、トランジスタ４のベースに対す
るバイアス入力は解除状態になり、トランジスタ
４は不動作状態になる。このとき、トランジスタ
７４は制御入力端子６６のＨレベル状態で導通状
態になり、この結果、トランジスタ７２は不導通
状態になる。このため、トランジスタ５２のコレ
クタに発生したバイアス電圧は、バツフア回路３
４を介してトランジスタ２のベースに与えられ
る。従つて、トランジスタ２は選択的に動作状態
になり、発振素子６に基づく発振周波数が出力さ
れることになる。
イアス電圧をトランジスタ５０，５２，５４を介
して出力し、このバイアス電圧はトランジスタ５
２，５４のコレクタからバツフア回路３４，３６
に個別に印加される。そこで、制御入力端子６６
の電位が切換制御入力によつてＨレベルに維持さ
れるものとすると、トランジスタ８２は導通状態
になり、トランジスタ５４のコレクタ及びバツフ
ア回路３６の入力端子は基準電位点レベルに低下
する。この結果、トランジスタ４のベースに対す
るバイアス入力は解除状態になり、トランジスタ
４は不動作状態になる。このとき、トランジスタ
７４は制御入力端子６６のＨレベル状態で導通状
態になり、この結果、トランジスタ７２は不導通
状態になる。このため、トランジスタ５２のコレ
クタに発生したバイアス電圧は、バツフア回路３
４を介してトランジスタ２のベースに与えられ
る。従つて、トランジスタ２は選択的に動作状態
になり、発振素子６に基づく発振周波数が出力さ
れることになる。
また、制御入力端子６６のレベルが切換制御入
力に基づきＨレベルからＬレベルに切り換えられ
たときは、トランジスタ７４は遮断状態、トラン
ジスタ７２は導通状態に成る結果、トランジスタ
２のバイアス入力は解除され、トランジスタ２は
遮断状態に移行する。このとき、トランジスタ８
２は遮断状態に成る結果、トランジスタ５４のコ
レクタに発生するバイアス電圧はバツフア回路３
６を介してトランジスタ４のベースに印加され
る。この結果、トランジスタ４は動作状態にな
り、発振素子８に基づく発振周波数が出力され
る。
力に基づきＨレベルからＬレベルに切り換えられ
たときは、トランジスタ７４は遮断状態、トラン
ジスタ７２は導通状態に成る結果、トランジスタ
２のバイアス入力は解除され、トランジスタ２は
遮断状態に移行する。このとき、トランジスタ８
２は遮断状態に成る結果、トランジスタ５４のコ
レクタに発生するバイアス電圧はバツフア回路３
６を介してトランジスタ４のベースに印加され
る。この結果、トランジスタ４は動作状態にな
り、発振素子８に基づく発振周波数が出力され
る。
従つて、この発振回路ではバイアス回路４６が
単一の基準電圧源４８を以て差動対トランジスタ
２，４のベースに対応した一定のバイアス電圧を
発生するように単一化することができるととも
に、発振出力のレベル差は確実に防止できる。特
に、従来回路で必要としていたバイアス設定回路
のための温度補償回路の設置は不要となり、回路
構成の簡略化を図ることができ、ICに適する回
路として構成することができる。
単一の基準電圧源４８を以て差動対トランジスタ
２，４のベースに対応した一定のバイアス電圧を
発生するように単一化することができるととも
に、発振出力のレベル差は確実に防止できる。特
に、従来回路で必要としていたバイアス設定回路
のための温度補償回路の設置は不要となり、回路
構成の簡略化を図ることができ、ICに適する回
路として構成することができる。
次に、第４図は、この発明の他の実施例を示
す。この実施例の発振回路は、前記実施例のバイ
アス切換回路６４をスイツチング回路６８，７０
に代えてコンパレータ８８で構成したものであ
り、コンパレータ８８の一方の入力端子に比較電
圧が電圧源９０で設定されている。このコンパレ
ータ８８の他方の入力端子にはバイアス切換えの
ための制御入力端子６６が形成され、この制御入
力端子６６に外部から切換操作可能なスイツチ９
２を介して基準電位点レベル又は電源電圧Vccが
印加されるように成つている。そして、このコン
パレータ８８の一方の出力端子（INV）はバツ
フア回路３４の入力端子、他方の出力端子
（NONINV）はバツフア回路３６の入力端子に
接続されている。
す。この実施例の発振回路は、前記実施例のバイ
アス切換回路６４をスイツチング回路６８，７０
に代えてコンパレータ８８で構成したものであ
り、コンパレータ８８の一方の入力端子に比較電
圧が電圧源９０で設定されている。このコンパレ
ータ８８の他方の入力端子にはバイアス切換えの
ための制御入力端子６６が形成され、この制御入
力端子６６に外部から切換操作可能なスイツチ９
２を介して基準電位点レベル又は電源電圧Vccが
印加されるように成つている。そして、このコン
パレータ８８の一方の出力端子（INV）はバツ
フア回路３４の入力端子、他方の出力端子
（NONINV）はバツフア回路３６の入力端子に
接続されている。
このようにバイアス切換回路６４を構成しても
スイツチ９２の切換えに基づき、同様の発振出力
の切換えが可能である。即ち、スイツチ９２が接
点ａ側に閉じられた場合、コンパレータ８８の動
作でバツフア回路３４の入力端子及びトランジス
タ５２のコレクタは基準電位点レベルに制御され
る。また、スイツチ９２が接点ｂ側に閉じられた
場合、コレクタ８８の動作でバツフア回路３６の
入力端子及びトランジスタ５４のコレクタは基準
電位点レベルに制御される。これらの制御はスイ
ツチ９２の操作で選択的に与えられるので、前記
実施例と同様の発振出力の選択制御が可能に成つ
ている。
スイツチ９２の切換えに基づき、同様の発振出力
の切換えが可能である。即ち、スイツチ９２が接
点ａ側に閉じられた場合、コンパレータ８８の動
作でバツフア回路３４の入力端子及びトランジス
タ５２のコレクタは基準電位点レベルに制御され
る。また、スイツチ９２が接点ｂ側に閉じられた
場合、コレクタ８８の動作でバツフア回路３６の
入力端子及びトランジスタ５４のコレクタは基準
電位点レベルに制御される。これらの制御はスイ
ツチ９２の操作で選択的に与えられるので、前記
実施例と同様の発振出力の選択制御が可能に成つ
ている。
なお、各実施例では発振素子が２つの場合につ
いて説明したが、この発明は３以上の発振素子を
設置したトランジスタを以て差動対を構成し、３
以上の発振周波数を発振させる場合にも適用する
ことができる。
いて説明したが、この発明は３以上の発振素子を
設置したトランジスタを以て差動対を構成し、３
以上の発振周波数を発振させる場合にも適用する
ことができる。
以上説明したように、この発明によれば、コレ
クタ側又はエミツタ側に共通の抵抗又はバイパス
コンデンサを接続し、かつ、各ベース・コレクタ
間に発振周波数の異なる発振素子を個別に接続し
て発振素子ごとに独立した発振器を成す差動対ト
ランジスタを設置し、ベースに基準電圧源が接続
された第１のトランジスタと差動対トランジスタ
に対応して設置された第２及び第３のトランジス
タとを備えて全帰還増幅器を構成し、第２又は第
３のトランジスタ側から前記差動対トランジスタ
の何れかのベースにバツフア回路を通して一定の
バイアスを加えるバイアス回路を設置し、高及び
低の２レベル切換入力によつて選択的に差動対ト
ランジスタに対するバイアス入力を選択するバイ
アス切換回路を設置したので、バイアス入力の切
換えによる直流系統での発振動作の切換えととも
に、差動対トランジスタに対して発振素子が直結
されていることから、信頼性の高い発振動作及び
その安定化が図られ、バイアス回路の単一化によ
る回路構成の簡略化によつてIC化に適した回路
が実現できるとともに、差動対トランジスタに対
する一定のバイアスレベルを、バイアス切換回路
を以て高低２レベルの切換え入力により簡単に切
り換えることができ、しかも、差動対トランジス
タに対する周波数切換えのためのバイアスを一定
化できるので、発振周波数の切換えに無関係に同
レベルの発振出力を得ることができる。
クタ側又はエミツタ側に共通の抵抗又はバイパス
コンデンサを接続し、かつ、各ベース・コレクタ
間に発振周波数の異なる発振素子を個別に接続し
て発振素子ごとに独立した発振器を成す差動対ト
ランジスタを設置し、ベースに基準電圧源が接続
された第１のトランジスタと差動対トランジスタ
に対応して設置された第２及び第３のトランジス
タとを備えて全帰還増幅器を構成し、第２又は第
３のトランジスタ側から前記差動対トランジスタ
の何れかのベースにバツフア回路を通して一定の
バイアスを加えるバイアス回路を設置し、高及び
低の２レベル切換入力によつて選択的に差動対ト
ランジスタに対するバイアス入力を選択するバイ
アス切換回路を設置したので、バイアス入力の切
換えによる直流系統での発振動作の切換えととも
に、差動対トランジスタに対して発振素子が直結
されていることから、信頼性の高い発振動作及び
その安定化が図られ、バイアス回路の単一化によ
る回路構成の簡略化によつてIC化に適した回路
が実現できるとともに、差動対トランジスタに対
する一定のバイアスレベルを、バイアス切換回路
を以て高低２レベルの切換え入力により簡単に切
り換えることができ、しかも、差動対トランジス
タに対する周波数切換えのためのバイアスを一定
化できるので、発振周波数の切換えに無関係に同
レベルの発振出力を得ることができる。
第１図及び第２図は従来の発振回路を示す回路
図、第３図はこの発明の発振回路の実施例を示す
回路図、第４図はこの発明の発振回路の他の実施
例を示す回路図である。 ２，４……トランジスタ（差動対トランジス
タ）、６，８……発振素子、１２，１４……抵抗、
１６……コンデンサ（バイパスコンデンサ）、３
４，３６……バツフア回路、４６……バイアス回
路、４８……基準電位源、５０……第１のトラン
ジスタ、５２……第２のトランジスタ、５４……
第３のトランジスタ、６４……バイアス切換回
路。
図、第３図はこの発明の発振回路の実施例を示す
回路図、第４図はこの発明の発振回路の他の実施
例を示す回路図である。 ２，４……トランジスタ（差動対トランジス
タ）、６，８……発振素子、１２，１４……抵抗、
１６……コンデンサ（バイパスコンデンサ）、３
４，３６……バツフア回路、４６……バイアス回
路、４８……基準電位源、５０……第１のトラン
ジスタ、５２……第２のトランジスタ、５４……
第３のトランジスタ、６４……バイアス切換回
路。
Claims (1)
- 【特許請求の範囲】 １ コレクタ間及びエミツタ間をそれぞれ共通に
接続し、かつ、コレクタ側又はエミツタ側に共通
の抵抗又はバイパスコンデンサを接続するととも
に、各ベース・コレクタ間に発振周波数の異なる
発振素子を個別に接続して発振素子ごとに独立し
た発振器を成す差動対トランジスタと、 ベースに基準電圧源が接続された第１のトラン
ジスタと前記差動対トランジスタに対応して設置
された第２及び第３のトランジスタとを備えて全
帰還増幅器を構成し、第２又は第３のトランジス
タ側から前記差動対トランジスタの何れかのベー
スにバツフア回路を通して一定のバイアスを加え
るバイアス回路と、 高及び低の２レベル切換入力によつて選択的に
導通状態又は遮断状態になるスイツチング回路を
以て構成され、バイアス回路と前記差動対トラン
ジスタとの間に設置されて前記差動対トランジス
タのベースに対するバイアス入力を選択するバイ
アス切換回路とを備えた発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15735982A JPS5945701A (ja) | 1982-09-09 | 1982-09-09 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15735982A JPS5945701A (ja) | 1982-09-09 | 1982-09-09 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5945701A JPS5945701A (ja) | 1984-03-14 |
| JPS6342441B2 true JPS6342441B2 (ja) | 1988-08-23 |
Family
ID=15647937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15735982A Granted JPS5945701A (ja) | 1982-09-09 | 1982-09-09 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5945701A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0486532U (ja) * | 1990-11-30 | 1992-07-28 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5057371A (ja) * | 1973-09-19 | 1975-05-19 | ||
| JPS5645232Y2 (ja) * | 1976-01-19 | 1981-10-22 |
-
1982
- 1982-09-09 JP JP15735982A patent/JPS5945701A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0486532U (ja) * | 1990-11-30 | 1992-07-28 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5945701A (ja) | 1984-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4608502A (en) | I2 L gate circuit arrangement having a switchable current source | |
| JPH0119294B2 (ja) | ||
| JPH06350337A (ja) | 発振器 | |
| US5359241A (en) | ECL circuit | |
| JPH0223047B2 (ja) | ||
| JP2542722B2 (ja) | 非対称信号生成回路 | |
| JPH1022733A (ja) | 水晶制御発振器において水晶を切り換える方法および装置 | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| US3399277A (en) | Signal translating circuit | |
| JP3326286B2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPS5945701A (ja) | 発振回路 | |
| US5349554A (en) | Memory element with bipolar transistors in resettable latch | |
| JP3288814B2 (ja) | 可変周波数発振回路 | |
| JP2610258B2 (ja) | Ａｇｃ時定数切換回路 | |
| US4533882A (en) | Frequency modulator wherein modulation takes place in a feedback loop of an oscillator | |
| US4303890A (en) | Circuit arrangement for transferring a signal | |
| JPH0317453Y2 (ja) | ||
| JPH0227635Y2 (ja) | ||
| JPH0346589Y2 (ja) | ||
| US4365213A (en) | Low frequency astable oscillator having switchable current sources | |
| JP2768013B2 (ja) | 分周器 | |
| JPS5945702A (ja) | 映像信号変調回路 | |
| JPS58177012A (ja) | Ｆｍ変調器 | |
| JPS6137837B2 (ja) | ||
| JPH0543210B2 (ja) |