JPS634268B2 - - Google Patents
Info
- Publication number
- JPS634268B2 JPS634268B2 JP10869880A JP10869880A JPS634268B2 JP S634268 B2 JPS634268 B2 JP S634268B2 JP 10869880 A JP10869880 A JP 10869880A JP 10869880 A JP10869880 A JP 10869880A JP S634268 B2 JPS634268 B2 JP S634268B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- bit
- converted
- data
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Dc Digital Transmission (AREA)
Description
この発明は、２進データを磁気テープ又は磁気
デイスクのような記録媒体に記録するに際し、原
２進データ系列を、記録に適した２進符号系列に
変換する２進データの符号化方式に関する。 従来から、磁気テープ又は磁気デイスクのよう
な記録媒体に２進データを記録するに際し、記録
密度を向上させる為に種々の符号化方式が提案さ
れ、実用化されている。 第１図は、従来の符号化方式の１例の説明図
で、第１図ａは元の２進データ系列のビツトパタ
ーンの１例を示し、数字０、１はビツトの論理
「０」「１」を表し、Toはビツト間隔を示す。同
図ｂ及びｄは従来の符号化方式の１例で、同図ｂ
はFM方式（周波数変調方式）と言われ、同図ｄ
はMFM方式（Modified周波数変調方式）と言わ
れている。各方式の変換アルゴリズムはFM方式
では元のデータ「１」「０」に対応して「11」
「10」に変換する。MFM方式では「01」×「×０」
に変換する。但し「×」は変換後の符号化系列に
おいて、×の直前の符号ビツトの補数論理（１→
０、０→１）となる。なお、各符号化方式にて変
換された符号系列は「１」のビツトで磁化反転を
起こし、「０」のビツトでは、磁化反転を起こさ
せない信号になる様に記録電流が作成され、前記
記録媒体に記録される。第１図ｃ，ｅはFM方式
（同図ｂ）、MFM方式（同図ｄ）により符号化さ
れた符号系列の記録電流の波形（NRZI信号）で
ある。 一般に磁気媒体への記録においては、(イ)磁化反
転間隔（記録波長）が短かくなると、前後の磁化
反転による磁気遷移は互いに干渉を受け、再生信
号を復号時、誤りを生じる原因となる。又(ロ)記録
波長に対しての再生時の復調位相余裕（TW）
（後述）が小さい場合も同上の誤りを生じやすく
なる。又、(ハ)再生信号より作成される復調用クロ
ツク信号の周期に比して、記録波長が大きいと、
同上クロツクが正確に再生信号より作成できなく
なり、同上の誤りを生じやすくなる。この為、一
般の符号化方式においては、上記(イ)、(ロ)、(ハ)の３
項目を含めた能力を示すパラメータとして、以下
の変数が与えられる。今、ある符号化方式におい
てｍビツトの２進データ系列がｎ（ｎ≧ｍ）ビツ
トの２進符号系列に変換され、変換後の符号系列
のなかから任意に選択した符号「１」とつぎに現
われる符号「１」の間の符号「０」の数の最小値
をｄ、最大値をｋとした場合、 最短磁化反転間隔＝ｍ／ｎ（ｄ＋１）To ……(1) 最長磁化反転間隔＝ｍ／ｎ（ｋ＋１）To ……(2) 復調用クロツク周期＝ｍ／ｎTo ……(3) 復調位相余裕（TW）＝ｍ／ｎTo ……(4) 但しTo：原データ周期 で与えられる。それ故、以上の説明より、(1)式の
値はより大きい事が望ましく、（前記説明(イ)項よ
り）、(4)式の値もより大きい事が望ましい（同上
(ロ)項より）。又、復調用クロツク周期（(3)式）と
最長磁化反転間隔（(2)式）の比（(5)式）はより小
さい程再生信号よりのクロツク作成が容易にな
る。 ｛ｍ／ｎ（ｋ＋１）To／ｍ／ｎTo｝＝（ｋ＋１）……(5
) 以上のパラメータを、前記FM、MFM符号化
方式及びこの発明に係る符号化方式について第１
表に示した。
デイスクのような記録媒体に記録するに際し、原
２進データ系列を、記録に適した２進符号系列に
変換する２進データの符号化方式に関する。 従来から、磁気テープ又は磁気デイスクのよう
な記録媒体に２進データを記録するに際し、記録
密度を向上させる為に種々の符号化方式が提案さ
れ、実用化されている。 第１図は、従来の符号化方式の１例の説明図
で、第１図ａは元の２進データ系列のビツトパタ
ーンの１例を示し、数字０、１はビツトの論理
「０」「１」を表し、Toはビツト間隔を示す。同
図ｂ及びｄは従来の符号化方式の１例で、同図ｂ
はFM方式（周波数変調方式）と言われ、同図ｄ
はMFM方式（Modified周波数変調方式）と言わ
れている。各方式の変換アルゴリズムはFM方式
では元のデータ「１」「０」に対応して「11」
「10」に変換する。MFM方式では「01」×「×０」
に変換する。但し「×」は変換後の符号化系列に
おいて、×の直前の符号ビツトの補数論理（１→
０、０→１）となる。なお、各符号化方式にて変
換された符号系列は「１」のビツトで磁化反転を
起こし、「０」のビツトでは、磁化反転を起こさ
せない信号になる様に記録電流が作成され、前記
記録媒体に記録される。第１図ｃ，ｅはFM方式
（同図ｂ）、MFM方式（同図ｄ）により符号化さ
れた符号系列の記録電流の波形（NRZI信号）で
ある。 一般に磁気媒体への記録においては、(イ)磁化反
転間隔（記録波長）が短かくなると、前後の磁化
反転による磁気遷移は互いに干渉を受け、再生信
号を復号時、誤りを生じる原因となる。又(ロ)記録
波長に対しての再生時の復調位相余裕（TW）
（後述）が小さい場合も同上の誤りを生じやすく
なる。又、(ハ)再生信号より作成される復調用クロ
ツク信号の周期に比して、記録波長が大きいと、
同上クロツクが正確に再生信号より作成できなく
なり、同上の誤りを生じやすくなる。この為、一
般の符号化方式においては、上記(イ)、(ロ)、(ハ)の３
項目を含めた能力を示すパラメータとして、以下
の変数が与えられる。今、ある符号化方式におい
てｍビツトの２進データ系列がｎ（ｎ≧ｍ）ビツ
トの２進符号系列に変換され、変換後の符号系列
のなかから任意に選択した符号「１」とつぎに現
われる符号「１」の間の符号「０」の数の最小値
をｄ、最大値をｋとした場合、 最短磁化反転間隔＝ｍ／ｎ（ｄ＋１）To ……(1) 最長磁化反転間隔＝ｍ／ｎ（ｋ＋１）To ……(2) 復調用クロツク周期＝ｍ／ｎTo ……(3) 復調位相余裕（TW）＝ｍ／ｎTo ……(4) 但しTo：原データ周期 で与えられる。それ故、以上の説明より、(1)式の
値はより大きい事が望ましく、（前記説明(イ)項よ
り）、(4)式の値もより大きい事が望ましい（同上
(ロ)項より）。又、復調用クロツク周期（(3)式）と
最長磁化反転間隔（(2)式）の比（(5)式）はより小
さい程再生信号よりのクロツク作成が容易にな
る。 ｛ｍ／ｎ（ｋ＋１）To／ｍ／ｎTo｝＝（ｋ＋１）……(5
) 以上のパラメータを、前記FM、MFM符号化
方式及びこの発明に係る符号化方式について第１
表に示した。
【表】
この発明に係る符号化方式は、第１表に示した
如く、最小磁化反転間隔及び復調位相余裕共に、
FM、MFM方式より優れ、しかも再生信号から
の復調用クロツク作成も容易に行なう事ができる
性質をもつている。 以下この本発明を詳細に説明する。 第２表は、この発明に係る符号化方式の変換ア
リゴリズムの具体例である。
如く、最小磁化反転間隔及び復調位相余裕共に、
FM、MFM方式より優れ、しかも再生信号から
の復調用クロツク作成も容易に行なう事ができる
性質をもつている。 以下この本発明を詳細に説明する。 第２表は、この発明に係る符号化方式の変換ア
リゴリズムの具体例である。
【表】
但し、×：変換コード列の直前のコード論理値
の補数論理値（０×→01 １×→10）である。 変換アルゴリズムは、原データをまず４ビツト
ごとに分離する。分離された４ビツトデータパタ
ーンが第２表（S1変換表）で示された13種類の原
データパターンに含まれる時には、この４ビツト
データをS1変換表のアルゴリズムに従い、６ビツ
トのコードに変換する。しかし４ビツトデータが
S1変換表に含まれていない時には、次の２ビツト
データを加えた６ビツトに区分し、この６ビツト
のデータを第２表S2変換表に示されたアルゴリズ
ムに従い、９ビツトのコードに変換する。ここ
で、変換コード中の符号×は、変換されたコード
列の直前のコード論理値の補数論理値である。
の補数論理値（０×→01 １×→10）である。 変換アルゴリズムは、原データをまず４ビツト
ごとに分離する。分離された４ビツトデータパタ
ーンが第２表（S1変換表）で示された13種類の原
データパターンに含まれる時には、この４ビツト
データをS1変換表のアルゴリズムに従い、６ビツ
トのコードに変換する。しかし４ビツトデータが
S1変換表に含まれていない時には、次の２ビツト
データを加えた６ビツトに区分し、この６ビツト
のデータを第２表S2変換表に示されたアルゴリズ
ムに従い、９ビツトのコードに変換する。ここ
で、変換コード中の符号×は、変換されたコード
列の直前のコード論理値の補数論理値である。
【表】
以上の変換アルゴリズムにより変換された交換
コード列を観察すると、パラメータｍ／ｎ＝4/6
（or6/9）であり、ｄ＝１、ｋ＝７を満足する。 第２図はこの発明に係る符号化方式を実現する
符号化回路の具体例のブロツク図、第３図はその
タイミングチヤートである。第２図に於いて、原
データは入力端子２に原子データクロツクCKI
（第３図ａ）は入力端子１に入力される。入力デ
ータはシフトレジスタ（シリアルINパラレル
OUT）３によりそれぞれ１ビツトずつ遅延され、
データ出力QA〜QHに出力される。この時のQF信
号を、第３図ｂとする。又、第２表S1変換あるい
はS2変換が行われる際の共通クロツクCK2（第３
図ｃ）が入力端子１０に入力され、変換されたコ
ードのクロツクCK3（第３図ｇ）が入力端子９に
入力される。まず、入力データがS1変換（又はS2
変換）される過程について述べると、シフトレジ
スタ３の各出力QE〜QHはパターンチエツク回路
４に入り変換されるデータの前４ビツトが、S1変
換表の４ビツトパターンのいずれかに相当するか
パターンチエツクされ、もし、S1変換表の４ビツ
トパターンのいずれにも該当せず、かつ、CK2と
同期がとれている時は、チエツク信号ｄが出力さ
れる（第３図ｄ）。一方、CK2はS1／S2変換判定
回路６に入る。このS1／S2変換判定回路は、分周
回路を有しておりCK2を1/2分周し、CK1の1/4分
周信号を作成しているが、この分周回路はパター
ンチエツク回路４よりのチエツク信号ｄにより、
クリアーされている。この事により分周回路の出
力（第３図ｅ）は、S1変換が行なわれる場合に
は、CK1/4なる周期となり、S2変換が行なわれる
時には、CK1/6なる周期の信号となり、分周回路
の出力ｅの立下り信号ｆがS1／S2変換判定信号と
なつて出力される。次に、５はROM（Read
Only Memory）例えば、TI社のSN74S471Nで
あり、入力信号A0〜A5により一意的に定まつた
パターン出力がD0〜D6に変換される。ROM５の
変換アルゴリズムを第３表の如く構成することと
する。
コード列を観察すると、パラメータｍ／ｎ＝4/6
（or6/9）であり、ｄ＝１、ｋ＝７を満足する。 第２図はこの発明に係る符号化方式を実現する
符号化回路の具体例のブロツク図、第３図はその
タイミングチヤートである。第２図に於いて、原
データは入力端子２に原子データクロツクCKI
（第３図ａ）は入力端子１に入力される。入力デ
ータはシフトレジスタ（シリアルINパラレル
OUT）３によりそれぞれ１ビツトずつ遅延され、
データ出力QA〜QHに出力される。この時のQF信
号を、第３図ｂとする。又、第２表S1変換あるい
はS2変換が行われる際の共通クロツクCK2（第３
図ｃ）が入力端子１０に入力され、変換されたコ
ードのクロツクCK3（第３図ｇ）が入力端子９に
入力される。まず、入力データがS1変換（又はS2
変換）される過程について述べると、シフトレジ
スタ３の各出力QE〜QHはパターンチエツク回路
４に入り変換されるデータの前４ビツトが、S1変
換表の４ビツトパターンのいずれかに相当するか
パターンチエツクされ、もし、S1変換表の４ビツ
トパターンのいずれにも該当せず、かつ、CK2と
同期がとれている時は、チエツク信号ｄが出力さ
れる（第３図ｄ）。一方、CK2はS1／S2変換判定
回路６に入る。このS1／S2変換判定回路は、分周
回路を有しておりCK2を1/2分周し、CK1の1/4分
周信号を作成しているが、この分周回路はパター
ンチエツク回路４よりのチエツク信号ｄにより、
クリアーされている。この事により分周回路の出
力（第３図ｅ）は、S1変換が行なわれる場合に
は、CK1/4なる周期となり、S2変換が行なわれる
時には、CK1/6なる周期の信号となり、分周回路
の出力ｅの立下り信号ｆがS1／S2変換判定信号と
なつて出力される。次に、５はROM（Read
Only Memory）例えば、TI社のSN74S471Nで
あり、入力信号A0〜A5により一意的に定まつた
パターン出力がD0〜D6に変換される。ROM５の
変換アルゴリズムを第３表の如く構成することと
する。
【表】
但し、Ｙ：１及び０の両論理をとる。
Ｚ：１又は０のどちらの論理でも良い。
変換されたパターン出力は、シフトレジスタ
（パラレルINシリアルOUT）８に入力される。
又、D6出力はラツチ用フリツプフロツプ７によ
り、S1／S2変換判定信号の周期の間ラツチされ、
シフトレジスタ８のシリアルIN入力に入る。シ
フトレジスタ８では、SF／Ｌ（シフトロード）制
御入力端子にS1／S2変換判定信号ｆが入力され、
その時の入力データが原データのクロツクCK1の
1.5倍のクロツクCK2により出力される（第３図
ｈ）。この操作により、第３図ｂに示した原入力
データｂのパターン（1000）は、変換出力ｈに於
いてパターン（101001）に変換され、このパター
ン（1000）につづくパターン（001011）は
（100010000）に変換される事が理解されよう。こ
の時、ROMの変換内容は、第２表で示される
S1、S2変換の×値をすべて「１」論理に変換して
いる。このため、信号ｈは「１」が２個連続する
場合が生じる。この処理のため、信号ｈは「11」
パターンを「10」パターンに変換する「11」パタ
ーン変換回路１１に入り、第３図ｉに示す正常な
符号化コードとなり、出力端子１２に出力され
る。 次にこの発明によつて符号化された信号の復号
化を実現する具体例のブロツク図を第４図に、そ
の説明図タイミングチヤート図を第５図に示す。
まず、変換されたコード列及び第５図ｊに示した
クロツクｊが入力端子２１及び２０に入る。次に
符号化時と同様に、シフトレジスタ（シリアル
INパラレルOUT）２２により、１ビツトずつ遅
延された信号となり、シフトレジスタ２２のパラ
レルOUT端子から出力される（遅延量の大きい
出力端子をQ0、以下Q1〜Q10（遅延量少））。いま、
Q2端子の信号に第５図ｋに示す信号ｋが出力さ
れているとする。一方、Q2〜Q10端子の信号（９
ライン）はROM２４（TI社SN74S472N等）に
より、第２表の変換パターンの逆変換なるアルゴ
リズムでD0〜D5なる６ラインの出力信号として、
シフトレジスタ２５（パラレルINシリアル
OUT）に入力される。一方入力クロツクｊは、
１／３分周器２９に入力され、端子２６から入力さ
れる変換されたコード列より特定のコード（同
期）が検出される毎に発生する同期信号に同期す
る1/3分周信号ｍ（第５図ｍに示す）に変換され、
この信号ｍは復号用のタイミング信号となる。次
に信号ｍを1/2分周回路３０により分周する（出
力波形第５図ｏ）。 次に、1/3分周器２９の同期期間に先述の
ROM２４の変換コード信号Q2〜Q10の内連続す
る３ビツトQ0〜Q2が「000」パターンである時
S1／S2変換検出回路２３より出力信号が発生し、
この信号により分周回路３０は出力極性がSetさ
れる。この動作により、分周回路３０の出力信号
はS1／S2変換を検出した信号となり、クロツクｊ
とのゲート出力ｐ（第５図ｐに示す）により、シ
フトレジスタ２５は、ロードされた入力をラツチ
することになる。読み出し符号は、入力クロツク
ｊの2/3倍のクロツクを使うことにより、シフト
レジスタ２５のシリアルOUT端子３１には復号
データｒ（第５図ｒに示す）が得られる。読み出
しクロツクとして、入力クロツクｊとPLL等に
より同期のとれたクロツクとする事も可能である
が、ここでは、1/3分周器２９出力で入力クロツ
クｇをデートする事により得ている。（第５図ｑ
に示す）この様子を第５図のタイムチヤートで説
明すると、入力コードｋの（101001）
（000010000）パターンは、復号データｊで
（1000）（001011）に復号されている事が理解され
よう。 以上述べた如く、この発明の符号化方式は、第
１表の如く、他の従来の変調方式に比較して高密
度磁気記録方式として優れた能力をもち、ハード
ウエアーの構成も、非常に簡単となるのでその実
用的価値は非常に大きい。 なお、この発明を説明する為に用いた符号化ア
ルゴリズム（S1及びS2変換表）は、この発明の一
具体例であり、他の符号化アルゴリズムにおいて
もこの発明を構成することができる。すなわち、
まず符号化方式においては、６ビツト符号に変換
される特定の13種類の４ビツトデータパターンは
４ビツトパターン構成されるパターン16種類のう
ち任意のパターンを選択することができる。又選
択したパターンの６ビツト符号への対応は、任意
の組み合わせとしてもよいことは明白である。 次に、選択されなかつた残り３種類の４ビツト
データパターンに連続する２ビツトデータを加え
た６ビツトのパターンは12種類存在する。この12
種類の６ビツトデータパターンは、９ビツトの符
号列に変換されるが、この９ビツトの符号列は原
データを変換したあとの符号列のなかから任意に
選択した符号「１」と、つぎに現われる符号
「１」との間に存在する符号「０」の数が１以上、
７以下となること、および復号時に９ビツトのデ
ータパターンであることを検知するために、第６
〜第８ビツトの符号をそれぞれ「０」とすること
という２つの条件を満たすものが13種類存在す
る。12種類の６ビツトデータはこの13種類の９ビ
ツトデータのなかから選択された12種類の任意の
組合せとすることができる。 この発明は２進データ列を４ビツト毎に分離
し、該分離された４ビツトデータのパターンが、
４ビツトで構成されるパターン16種類のうち、予
め定めた13種類のパターンの何れかに該当する時
には、該13種類のパターンについてそれぞれ予め
定めた６ビツト符号に変換し、該４ビツトデータ
のパターンが、上記13種類のパターンに該当しな
い時には、該４ビツトデータに続く２ビツトデー
タを含めた６ビツトデータに分離し、該６ビツト
データについてそれぞれ予め定めた９ビツト符号
に変換することによつて、該変換された符号列内
の任意の符号「１」と、つぎに現われる符号
「１」との間に、１個以上、７個以下の符号「０」
が存在する符号列を構成することができるもの
で、復号時に誤りの発生率を少くすることができ
る。
（パラレルINシリアルOUT）８に入力される。
又、D6出力はラツチ用フリツプフロツプ７によ
り、S1／S2変換判定信号の周期の間ラツチされ、
シフトレジスタ８のシリアルIN入力に入る。シ
フトレジスタ８では、SF／Ｌ（シフトロード）制
御入力端子にS1／S2変換判定信号ｆが入力され、
その時の入力データが原データのクロツクCK1の
1.5倍のクロツクCK2により出力される（第３図
ｈ）。この操作により、第３図ｂに示した原入力
データｂのパターン（1000）は、変換出力ｈに於
いてパターン（101001）に変換され、このパター
ン（1000）につづくパターン（001011）は
（100010000）に変換される事が理解されよう。こ
の時、ROMの変換内容は、第２表で示される
S1、S2変換の×値をすべて「１」論理に変換して
いる。このため、信号ｈは「１」が２個連続する
場合が生じる。この処理のため、信号ｈは「11」
パターンを「10」パターンに変換する「11」パタ
ーン変換回路１１に入り、第３図ｉに示す正常な
符号化コードとなり、出力端子１２に出力され
る。 次にこの発明によつて符号化された信号の復号
化を実現する具体例のブロツク図を第４図に、そ
の説明図タイミングチヤート図を第５図に示す。
まず、変換されたコード列及び第５図ｊに示した
クロツクｊが入力端子２１及び２０に入る。次に
符号化時と同様に、シフトレジスタ（シリアル
INパラレルOUT）２２により、１ビツトずつ遅
延された信号となり、シフトレジスタ２２のパラ
レルOUT端子から出力される（遅延量の大きい
出力端子をQ0、以下Q1〜Q10（遅延量少））。いま、
Q2端子の信号に第５図ｋに示す信号ｋが出力さ
れているとする。一方、Q2〜Q10端子の信号（９
ライン）はROM２４（TI社SN74S472N等）に
より、第２表の変換パターンの逆変換なるアルゴ
リズムでD0〜D5なる６ラインの出力信号として、
シフトレジスタ２５（パラレルINシリアル
OUT）に入力される。一方入力クロツクｊは、
１／３分周器２９に入力され、端子２６から入力さ
れる変換されたコード列より特定のコード（同
期）が検出される毎に発生する同期信号に同期す
る1/3分周信号ｍ（第５図ｍに示す）に変換され、
この信号ｍは復号用のタイミング信号となる。次
に信号ｍを1/2分周回路３０により分周する（出
力波形第５図ｏ）。 次に、1/3分周器２９の同期期間に先述の
ROM２４の変換コード信号Q2〜Q10の内連続す
る３ビツトQ0〜Q2が「000」パターンである時
S1／S2変換検出回路２３より出力信号が発生し、
この信号により分周回路３０は出力極性がSetさ
れる。この動作により、分周回路３０の出力信号
はS1／S2変換を検出した信号となり、クロツクｊ
とのゲート出力ｐ（第５図ｐに示す）により、シ
フトレジスタ２５は、ロードされた入力をラツチ
することになる。読み出し符号は、入力クロツク
ｊの2/3倍のクロツクを使うことにより、シフト
レジスタ２５のシリアルOUT端子３１には復号
データｒ（第５図ｒに示す）が得られる。読み出
しクロツクとして、入力クロツクｊとPLL等に
より同期のとれたクロツクとする事も可能である
が、ここでは、1/3分周器２９出力で入力クロツ
クｇをデートする事により得ている。（第５図ｑ
に示す）この様子を第５図のタイムチヤートで説
明すると、入力コードｋの（101001）
（000010000）パターンは、復号データｊで
（1000）（001011）に復号されている事が理解され
よう。 以上述べた如く、この発明の符号化方式は、第
１表の如く、他の従来の変調方式に比較して高密
度磁気記録方式として優れた能力をもち、ハード
ウエアーの構成も、非常に簡単となるのでその実
用的価値は非常に大きい。 なお、この発明を説明する為に用いた符号化ア
ルゴリズム（S1及びS2変換表）は、この発明の一
具体例であり、他の符号化アルゴリズムにおいて
もこの発明を構成することができる。すなわち、
まず符号化方式においては、６ビツト符号に変換
される特定の13種類の４ビツトデータパターンは
４ビツトパターン構成されるパターン16種類のう
ち任意のパターンを選択することができる。又選
択したパターンの６ビツト符号への対応は、任意
の組み合わせとしてもよいことは明白である。 次に、選択されなかつた残り３種類の４ビツト
データパターンに連続する２ビツトデータを加え
た６ビツトのパターンは12種類存在する。この12
種類の６ビツトデータパターンは、９ビツトの符
号列に変換されるが、この９ビツトの符号列は原
データを変換したあとの符号列のなかから任意に
選択した符号「１」と、つぎに現われる符号
「１」との間に存在する符号「０」の数が１以上、
７以下となること、および復号時に９ビツトのデ
ータパターンであることを検知するために、第６
〜第８ビツトの符号をそれぞれ「０」とすること
という２つの条件を満たすものが13種類存在す
る。12種類の６ビツトデータはこの13種類の９ビ
ツトデータのなかから選択された12種類の任意の
組合せとすることができる。 この発明は２進データ列を４ビツト毎に分離
し、該分離された４ビツトデータのパターンが、
４ビツトで構成されるパターン16種類のうち、予
め定めた13種類のパターンの何れかに該当する時
には、該13種類のパターンについてそれぞれ予め
定めた６ビツト符号に変換し、該４ビツトデータ
のパターンが、上記13種類のパターンに該当しな
い時には、該４ビツトデータに続く２ビツトデー
タを含めた６ビツトデータに分離し、該６ビツト
データについてそれぞれ予め定めた９ビツト符号
に変換することによつて、該変換された符号列内
の任意の符号「１」と、つぎに現われる符号
「１」との間に、１個以上、７個以下の符号「０」
が存在する符号列を構成することができるもの
で、復号時に誤りの発生率を少くすることができ
る。
第１図は従来のFM、MFM方式の符号化方式
の説明図、第２図はこの発明に係る符号化方式を
適用せる一実施例のブロツク図、第３図はそのタ
イミング図、第４図はこの発明に係る符号化信号
の復号化のための一実施例のブロツク図、第５図
はそのタイミング図である。 図において、１，９，１０，２０はクロツク入
力端子、２，２１はデータ入力端子、３，８，２
２，２５はシフトレジスタ、４はパターンチエツ
ク回路、５，２４はROM、６はS1／S2変換判定
回路、７はフリツプフロツプ、１１は「11」パタ
ーン変換回路、１２，３１はデータ出力端子、２
３はS1／S2変換検出回路、２６は同期信号入力端
子、２９は1/3分周回路、３０は1/2分周回路、３
２はクロツク出力端子である。なお図中同一符号
はそれぞれ同一または相当部分を示す。
の説明図、第２図はこの発明に係る符号化方式を
適用せる一実施例のブロツク図、第３図はそのタ
イミング図、第４図はこの発明に係る符号化信号
の復号化のための一実施例のブロツク図、第５図
はそのタイミング図である。 図において、１，９，１０，２０はクロツク入
力端子、２，２１はデータ入力端子、３，８，２
２，２５はシフトレジスタ、４はパターンチエツ
ク回路、５，２４はROM、６はS1／S2変換判定
回路、７はフリツプフロツプ、１１は「11」パタ
ーン変換回路、１２，３１はデータ出力端子、２
３はS1／S2変換検出回路、２６は同期信号入力端
子、２９は1/3分周回路、３０は1/2分周回路、３
２はクロツク出力端子である。なお図中同一符号
はそれぞれ同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ ２進データ列を４ビツト毎に分離し、該分離
された４ビツトデータのパターンが、４ビツトで
構成されるパターン16種類のうち、予め定めた13
種類のパターンの何れかに該当する時には、該13
種類のパターンについてそれぞれ次のS1表に示す
６ビツト符号に変換し、該４ビツトデータのパタ
ーンが、上記13種類のパターンに該当しない時に
は、該４ビツトデータに続く２ビツトデータを含
めた６ビツトデータに分離し、該６ビツトデータ
についてそれぞれ次のS2表に示す９ビツト符号の
うちあらかじめ定めた12種類の９ビツト符号に変
換し、該変換された符号列内の任意の符号「１」
と、つぎに現われる符号「１」との間に、１個以
上７個以下の符号「０」が存在する符号列を構成
するようにした事を特徴とする２進データの符号
化方式。 【表】 但しS1、S2表において「×」は変換後の符号列
の直前の符号論理の補数論理、即ち「……０×…
…」のときは「……01……」、「……１×……」の
ときは「……10……」とする。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10869880A JPS5733414A (en) | 1980-08-06 | 1980-08-06 | Coding and decoding system of binary data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10869880A JPS5733414A (en) | 1980-08-06 | 1980-08-06 | Coding and decoding system of binary data |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5733414A JPS5733414A (en) | 1982-02-23 |
| JPS634268B2 true JPS634268B2 (ja) | 1988-01-28 |
Family
ID=14491361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10869880A Granted JPS5733414A (en) | 1980-08-06 | 1980-08-06 | Coding and decoding system of binary data |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5733414A (ja) |
-
1980
- 1980-08-06 JP JP10869880A patent/JPS5733414A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5733414A (en) | 1982-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4499454A (en) | Method and apparatus for encoding a digital signal with a low DC component | |
| US4553130A (en) | Variable-length encoding-decoding system | |
| JPH0544206B2 (ja) | ||
| US4456905A (en) | Method and apparatus for encoding binary data | |
| US4672362A (en) | Binary data encoding and decoding process | |
| US4496934A (en) | Encoding and decoding systems for binary data | |
| JPH0452020B2 (ja) | ||
| EP0090047B1 (en) | Encoding and decoding system for binary data | |
| US4549167A (en) | Method of encoding and decoding binary data | |
| JPS634269B2 (ja) | ||
| JPH01286626A (ja) | データ符号化方式 | |
| JPS634268B2 (ja) | ||
| JPS634270B2 (ja) | ||
| JPS60109358A (ja) | ２進デ−タの符号化装置 | |
| JPS60114053A (ja) | 符号変換方式 | |
| JP2690154B2 (ja) | １，５符号変調方法 | |
| JPS6069943A (ja) | コ−ド変換方式 | |
| JP2675621B2 (ja) | ディジタルデータ記録方式 | |
| JPS60152154A (ja) | ２進デ−タの符号化方式およびその装置 | |
| JP2560192B2 (ja) | ２進情報記録再生方法 | |
| JPH0534747B2 (ja) | ||
| JPS635826B2 (ja) | ||
| JPS6012840A (ja) | デイジタル変調方式 | |
| JP2704229B2 (ja) | ２進データ復号回路 | |
| JPH0568031B2 (ja) |