JPS634450B2 - - Google Patents
Info
- Publication number
- JPS634450B2 JPS634450B2 JP896883A JP896883A JPS634450B2 JP S634450 B2 JPS634450 B2 JP S634450B2 JP 896883 A JP896883 A JP 896883A JP 896883 A JP896883 A JP 896883A JP S634450 B2 JPS634450 B2 JP S634450B2
- Authority
- JP
- Japan
- Prior art keywords
- target
- film
- sputtering
- substrate
- anode electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Physical Or Chemical Processes And Apparatus (AREA)
Description
【発明の詳細な説明】
この発明は、スパツタリング装置、とくに均一
な膜質の膜を形成するスパツタリング装置に関す
るものである。
な膜質の膜を形成するスパツタリング装置に関す
るものである。
従来、この種の装置として第１図に示すものが
あつた。第１図は従来のインライン型プレーナー
マグネトロンスパツタリング装置を示す構成図で
ある。図において、１はスパツタリングを行なう
スパツタルーム、２はスパツタルーム１を排気す
る排気装置、３はアノード電極、４はターゲツ
ト、５はターゲツト４を保持するターゲツト支持
部、６はターゲツト４のアノード電極３対向面を
露出させて、ターゲツト支持部５を放電に対して
シールドするシールド部材、７はスパツタリング
により膜が形成される基板、８は基板７を保持す
るトレイ、９は基板７がターゲツト４とアノード
電極３との間を移動できる様に設けた走行路、１
０は電源、１１はストツカールーム、１２はスパ
ツタルーム１とストツカールーム１１の間のバル
ブである。
あつた。第１図は従来のインライン型プレーナー
マグネトロンスパツタリング装置を示す構成図で
ある。図において、１はスパツタリングを行なう
スパツタルーム、２はスパツタルーム１を排気す
る排気装置、３はアノード電極、４はターゲツ
ト、５はターゲツト４を保持するターゲツト支持
部、６はターゲツト４のアノード電極３対向面を
露出させて、ターゲツト支持部５を放電に対して
シールドするシールド部材、７はスパツタリング
により膜が形成される基板、８は基板７を保持す
るトレイ、９は基板７がターゲツト４とアノード
電極３との間を移動できる様に設けた走行路、１
０は電源、１１はストツカールーム、１２はスパ
ツタルーム１とストツカールーム１１の間のバル
ブである。
次に動作について説明する。スパツタリングを
行なうために、スパツタルーム１内を所定の真空
に排気後、Arガス等の不活性ガスを用いて適当
なガス圧に満たした後に、アノード電極３とター
ゲツト４の間に直流又は交流の電力を印加し、放
電を行ない、Ar原子をプラズマ化する。イオン
化されたAr+原子はアノード電極に対して負に印
加されているターゲツト４に衝突し、ターゲツト
原子を弾き出し、これを基板７に付着させ、成膜
を行なう。基板７はトレイ８上に置かれており、
走行路９に従つてアノード電極３とターゲツト４
との間を、ある速度で移動し、成膜を行なう。基
板７の出し入れはストツカールーム１１で行な
う。このような、走行路９上を移動して試料の基
板７を出し入れするインライン型プレーナーマグ
ネトロンスパツタリング装置を用いて、siウエハ
ー上に成膜したSiO2膜を、表面から順次、フツ
酸とフツ化アンモニウムの混合液を用いてエツチ
ングを行なつた時の、表面層からの深さと、その
点におけるエツチング速度の関係を第２図に示
す。第２図は従来のスパツタリング装置で成膜し
たSiO2膜の表面層からの深さと、その点のエツ
チング速度との関係を示す特性図である。図中に
示してある数字はスパツタ時のAr圧である。第
２図によれば、表面層は、エツチング速度が高
く、膜の内部に行くにつれて、エツチング速度が
減少していくことが見られる。エツチング速度の
大小は、SiO2膜の緻密さと対応していると考え
られ、エツチング速度の大きな表面層は、緻密さ
の程度の低いSiO2膜ができており、エツチング
速度の遅い内部は緻密さの程度の高いSiO2膜が
できていると考えられる。
行なうために、スパツタルーム１内を所定の真空
に排気後、Arガス等の不活性ガスを用いて適当
なガス圧に満たした後に、アノード電極３とター
ゲツト４の間に直流又は交流の電力を印加し、放
電を行ない、Ar原子をプラズマ化する。イオン
化されたAr+原子はアノード電極に対して負に印
加されているターゲツト４に衝突し、ターゲツト
原子を弾き出し、これを基板７に付着させ、成膜
を行なう。基板７はトレイ８上に置かれており、
走行路９に従つてアノード電極３とターゲツト４
との間を、ある速度で移動し、成膜を行なう。基
板７の出し入れはストツカールーム１１で行な
う。このような、走行路９上を移動して試料の基
板７を出し入れするインライン型プレーナーマグ
ネトロンスパツタリング装置を用いて、siウエハ
ー上に成膜したSiO2膜を、表面から順次、フツ
酸とフツ化アンモニウムの混合液を用いてエツチ
ングを行なつた時の、表面層からの深さと、その
点におけるエツチング速度の関係を第２図に示
す。第２図は従来のスパツタリング装置で成膜し
たSiO2膜の表面層からの深さと、その点のエツ
チング速度との関係を示す特性図である。図中に
示してある数字はスパツタ時のAr圧である。第
２図によれば、表面層は、エツチング速度が高
く、膜の内部に行くにつれて、エツチング速度が
減少していくことが見られる。エツチング速度の
大小は、SiO2膜の緻密さと対応していると考え
られ、エツチング速度の大きな表面層は、緻密さ
の程度の低いSiO2膜ができており、エツチング
速度の遅い内部は緻密さの程度の高いSiO2膜が
できていると考えられる。
第３図は、ターゲツト上で基板を静止して
SiO2膜を成膜した場合の、成膜位置とエツチン
グ速度および成膜速度との関係を示す特性図で、
白丸は成膜速度、黒丸はエツチング速度を示す。
SiO2膜を成膜した場合の、成膜位置とエツチン
グ速度および成膜速度との関係を示す特性図で、
白丸は成膜速度、黒丸はエツチング速度を示す。
第３図において、ターゲツト４の中心部上で成
膜したSiO2膜はほぼ一定のエツチング速度を示
すが、ターゲツト４の端部及びターゲツト４の周
囲部の上方で成膜したSiO2膜は、高いエツチン
グ速度を示している。
膜したSiO2膜はほぼ一定のエツチング速度を示
すが、ターゲツト４の端部及びターゲツト４の周
囲部の上方で成膜したSiO2膜は、高いエツチン
グ速度を示している。
インライン型のスパツタリング装置を用いての
通常の成膜過程においては、第１図に示した様
に、トレイ８上に保持された基板７は、ターゲツ
ト４上を一端からもう一端へ移動しながら成膜を
行なう。そのため、膜の表面層には、ターゲツト
４端部及び、ターゲツト４の周囲部上に基板７が
ある時に成膜された膜が付着していることにな
る。第２図で、表面層に、エツチング速度の高い
SiO2膜が観測されたのは、このことが原因であ
ると考えられる。また、第３図から、エツチング
速度が高い、緻密さの程度の低い表面層の厚さを
計算より求めると、表面より膜厚の十数％の厚さ
まで、緻密さの程度の低い膜になつていることが
考えられる。基板７はターゲツト４上を一端から
他端へ移動するのであるから、表面層に見られた
のと同様に、エツチング速度の高い、緻密さの低
い膜が、成膜開始時にも生じていることになる。
通常の成膜過程においては、第１図に示した様
に、トレイ８上に保持された基板７は、ターゲツ
ト４上を一端からもう一端へ移動しながら成膜を
行なう。そのため、膜の表面層には、ターゲツト
４端部及び、ターゲツト４の周囲部上に基板７が
ある時に成膜された膜が付着していることにな
る。第２図で、表面層に、エツチング速度の高い
SiO2膜が観測されたのは、このことが原因であ
ると考えられる。また、第３図から、エツチング
速度が高い、緻密さの程度の低い表面層の厚さを
計算より求めると、表面より膜厚の十数％の厚さ
まで、緻密さの程度の低い膜になつていることが
考えられる。基板７はターゲツト４上を一端から
他端へ移動するのであるから、表面層に見られた
のと同様に、エツチング速度の高い、緻密さの低
い膜が、成膜開始時にも生じていることになる。
つまり、この様な装置で処膜したSiO2膜は、
膜の上部と下部で、緻密さの程度の低いSiO2膜
ができており、膜の中心部で、緻密さの程度の高
いSiO2膜ができているサンドイツチ構造になつ
ていると考えられる。
膜の上部と下部で、緻密さの程度の低いSiO2膜
ができており、膜の中心部で、緻密さの程度の高
いSiO2膜ができているサンドイツチ構造になつ
ていると考えられる。
この様な状態のSiO2膜の微細加工を写真製版
法を用いて行なう場合を考えると、膜の上下部と
内部でエツチング速度が異なるために、正確な寸
法の微細加工を行なうのは難しいといつた欠点が
あつた。
法を用いて行なう場合を考えると、膜の上下部と
内部でエツチング速度が異なるために、正確な寸
法の微細加工を行なうのは難しいといつた欠点が
あつた。
この発明は、上記の様な従来のものの欠点を除
去するためになされたもので、ターゲツトとアノ
ード電極間に移動してきた基板と、ターゲツトと
の間に基板の膜形成面に垂直な方向に対して斜め
方向からスパツタリングされてきた原子の基板へ
の付着を防ぐ、シールド部材を設けることによ
り、均質な膜質の膜を成膜できるスパツタリング
装置を提供することを目的としている。
去するためになされたもので、ターゲツトとアノ
ード電極間に移動してきた基板と、ターゲツトと
の間に基板の膜形成面に垂直な方向に対して斜め
方向からスパツタリングされてきた原子の基板へ
の付着を防ぐ、シールド部材を設けることによ
り、均質な膜質の膜を成膜できるスパツタリング
装置を提供することを目的としている。
以下、この発明の一実施例を図について説明す
る。第４図はこの発明の一実施例によるインライ
ン型プレーナーマグネトロンスパツタリング装置
の主要部の断面図である。図において、１３はタ
ーゲツト４とアノード電極３間に移動してきた基
板７と、ターゲツト４との間に設けた、基板７の
膜形成面に垂直な方向に対して斜め方向からスパ
ツタリングされてきた原子の基板への付着を防ぐ
ターゲツトのシールド部材である。このような構
成のスパツタリング装置では、ターゲツトよりの
斜めスパツタリングを防ぐシールド部材１３が設
けられているために、基板７がターゲツト４の端
部及びターゲツト４の周囲部上にある時になされ
る、基板７の膜形成面に垂直な方向に対して斜め
方向からスパツタリングされてきた原子の基板へ
の付着を防ぐことができ、このため、第３図にみ
られた様な、例えばターゲツト４の端部及びター
ゲツト４の周囲部の上方で成膜した、高いエツチ
ング速度の、緻密度の低いSiO2膜の形成が少な
くなりターゲツト４の中心部上で成膜した緻密度
の高い、膜質の均質な膜を成膜することができ
る。
る。第４図はこの発明の一実施例によるインライ
ン型プレーナーマグネトロンスパツタリング装置
の主要部の断面図である。図において、１３はタ
ーゲツト４とアノード電極３間に移動してきた基
板７と、ターゲツト４との間に設けた、基板７の
膜形成面に垂直な方向に対して斜め方向からスパ
ツタリングされてきた原子の基板への付着を防ぐ
ターゲツトのシールド部材である。このような構
成のスパツタリング装置では、ターゲツトよりの
斜めスパツタリングを防ぐシールド部材１３が設
けられているために、基板７がターゲツト４の端
部及びターゲツト４の周囲部上にある時になされ
る、基板７の膜形成面に垂直な方向に対して斜め
方向からスパツタリングされてきた原子の基板へ
の付着を防ぐことができ、このため、第３図にみ
られた様な、例えばターゲツト４の端部及びター
ゲツト４の周囲部の上方で成膜した、高いエツチ
ング速度の、緻密度の低いSiO2膜の形成が少な
くなりターゲツト４の中心部上で成膜した緻密度
の高い、膜質の均質な膜を成膜することができ
る。
なお、上記実施例では、ターゲツト取付部のシ
ールド部材６とターゲツトよりも斜めのスパツタ
リングを防ぐシールド部材１３は、別個に設けて
いるが、ターゲツト取付部のシールド部材６の上
に、ターゲツト４の中央部を露出させて、ターゲ
ツトよりの斜めスパツタリングを防ぐシールド部
材１３を重ね合わせて設けてもよい。
ールド部材６とターゲツトよりも斜めのスパツタ
リングを防ぐシールド部材１３は、別個に設けて
いるが、ターゲツト取付部のシールド部材６の上
に、ターゲツト４の中央部を露出させて、ターゲ
ツトよりの斜めスパツタリングを防ぐシールド部
材１３を重ね合わせて設けてもよい。
また、上記実施例では、ターゲツト４は、基板
７より下にある場合について説明したが、ターゲ
ツト４は、基板７より上方にあつて、下方にある
基板７に向つて成膜する様な形式のスパツタリン
グ装置であつてもよい。
７より下にある場合について説明したが、ターゲ
ツト４は、基板７より上方にあつて、下方にある
基板７に向つて成膜する様な形式のスパツタリン
グ装置であつてもよい。
以上のように、この発明によれば、ターゲツト
とアノード電極間に移動してきた基板と、ターゲ
ツトとの間に、基板の膜形成面に垂直な方向に対
して斜め方向のスパツタリングを防ぐターゲツト
のシールド部材を設けたので、膜質の均質な膜が
得られる効果がある。
とアノード電極間に移動してきた基板と、ターゲ
ツトとの間に、基板の膜形成面に垂直な方向に対
して斜め方向のスパツタリングを防ぐターゲツト
のシールド部材を設けたので、膜質の均質な膜が
得られる効果がある。
第１図は従来のインライン型プレーナーマグネ
トロンスパツタリング装置を示す構成図、第２図
は従来のスパツタリング装置で成膜したSiO2膜
の表面層からの深さと、その点のエツチング速度
との関係を示す特性図、第３図はターゲツト上で
基板を静止してSiO2膜を成膜した場合の、成膜
位置とエツチング速度および成膜速度との関係を
示す特性図、第４図は、この発明の一実施例によ
るインウイン型プレーナーマグネトロンスパツタ
リング装置の主要部の断面図である。 図において、１はスパツタルーム、２は排気装
置、３はアノード電極、４はターゲツト、５はタ
ーゲツト支持部、６はターゲツト支持部のシール
ド部材、７は基板、９は走行路、１３はターゲツ
トよりの斜めスパツタリングを防ぐシールド部材
である。なお、図中、同一符号は同一又は相当部
分を示す。
トロンスパツタリング装置を示す構成図、第２図
は従来のスパツタリング装置で成膜したSiO2膜
の表面層からの深さと、その点のエツチング速度
との関係を示す特性図、第３図はターゲツト上で
基板を静止してSiO2膜を成膜した場合の、成膜
位置とエツチング速度および成膜速度との関係を
示す特性図、第４図は、この発明の一実施例によ
るインウイン型プレーナーマグネトロンスパツタ
リング装置の主要部の断面図である。 図において、１はスパツタルーム、２は排気装
置、３はアノード電極、４はターゲツト、５はタ
ーゲツト支持部、６はターゲツト支持部のシール
ド部材、７は基板、９は走行路、１３はターゲツ
トよりの斜めスパツタリングを防ぐシールド部材
である。なお、図中、同一符号は同一又は相当部
分を示す。
Claims (1)
- １ 不活性ガスが封入され、スパツタリングを行
うスパツタルーム、このスパツタルームを排気す
る排気装置、上記スパツタルーム内に設け、電圧
を印加して放電を行うアノード電極とターゲツ
ト、このターゲツトを保持するターゲツト支持
部、上記ターゲツトの上記アノード電極対向面を
露出させて、上記ターゲツト支持部を放電に対し
てシールドするシールド部材、スパツタリングに
より膜が形成される基板が、上記ターゲツトとア
ノード電極との間を移動できる様に設けられた走
行路、上記ターゲツトとアノード電極間に移動し
てきた上記基板と、上記ターゲツトとの間に形成
され、上記基板の膜形成面に垂直な方向に対して
斜め方向のスパツタリングを防ぐターゲツトのシ
ールド部材を備えたスパツタリング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP896883A JPS59136131A (ja) | 1983-01-21 | 1983-01-21 | スパツタリング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP896883A JPS59136131A (ja) | 1983-01-21 | 1983-01-21 | スパツタリング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59136131A JPS59136131A (ja) | 1984-08-04 |
| JPS634450B2 true JPS634450B2 (ja) | 1988-01-29 |
Family
ID=11707478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP896883A Granted JPS59136131A (ja) | 1983-01-21 | 1983-01-21 | スパツタリング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59136131A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0375321U (ja) * | 1989-11-24 | 1991-07-29 |
-
1983
- 1983-01-21 JP JP896883A patent/JPS59136131A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0375321U (ja) * | 1989-11-24 | 1991-07-29 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59136131A (ja) | 1984-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0697660B2 (ja) | 薄膜形成方法 | |
| JPS6037130A (ja) | 薄膜のパタ−ニング方法 | |
| EP0090613B1 (en) | Improvements in methods of making layered electrical devices | |
| JPS6350854B2 (ja) | ||
| JPH0758083A (ja) | 半導体製造装置 | |
| JPH0559985B2 (ja) | ||
| JP2548164B2 (ja) | ドライエッチング方法 | |
| JPS643337B2 (ja) | ||
| JP4649773B2 (ja) | イオン注入機 | |
| JPH09209138A (ja) | スパッタリング方法 | |
| JPS61174725A (ja) | 薄膜形成装置 | |
| JPH027870Y2 (ja) | ||
| JPS637364A (ja) | バイアススパツタ装置 | |
| JP2744505B2 (ja) | シリコンスパッタリング装置 | |
| KR100234542B1 (ko) | 반도체장치의 제조방법 | |
| JPS58181869A (ja) | エツチング法 | |
| JPS6234415B2 (ja) | ||
| JPS6250461A (ja) | スパツタリングによる薄膜の堆積法 | |
| JPS6136376B2 (ja) | ||
| JPH04318164A (ja) | 薄膜形成方法 | |
| JPH07105380B2 (ja) | プラズマ処理装置 | |
| KR980009673U (ko) | 반도체 제조 장치 | |
| JPS62249420A (ja) | プラズマ処理装置 | |
| JPS59141218A (ja) | 薄膜の作製方法 | |
| JPS59136131A (ja) | スパツタリング装置 |