JPS6344729A - 絶縁膜のエツチング方法 - Google Patents
絶縁膜のエツチング方法Info
- Publication number
- JPS6344729A JPS6344729A JP18829086A JP18829086A JPS6344729A JP S6344729 A JPS6344729 A JP S6344729A JP 18829086 A JP18829086 A JP 18829086A JP 18829086 A JP18829086 A JP 18829086A JP S6344729 A JPS6344729 A JP S6344729A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- etching
- metal pattern
- film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims description 47
- 238000000034 method Methods 0.000 title claims description 22
- 239000002184 metal Substances 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 38
- 239000004065 semiconductor Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 21
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 239000007864 aqueous solution Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000010025 steaming Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明は絶縁膜のエッチング方法に関し、さらに詳細
にいえば、半導体集積回路等を製造する場合に、半導体
基板の所定位置に配線金属を接触させるために好適に使
用されるエッチング方法に関1Jる。
にいえば、半導体集積回路等を製造する場合に、半導体
基板の所定位置に配線金属を接触させるために好適に使
用されるエッチング方法に関1Jる。
〈従来の技術〉
従来から半導体集積回路を製造する場合には、半導体基
板の表面に絶縁膜を形成した債、絶縁膜の上に所望のパ
ターンのレジストを形成し、レジストの形状により定ま
る領域の絶縁膜のみを除去し、この状態で配線金属層を
形成することにより、半導体基板の所望の領域と配線金
属との電気的接触状態を確保するようにしている。
板の表面に絶縁膜を形成した債、絶縁膜の上に所望のパ
ターンのレジストを形成し、レジストの形状により定ま
る領域の絶縁膜のみを除去し、この状態で配線金属層を
形成することにより、半導体基板の所望の領域と配線金
属との電気的接触状態を確保するようにしている。
第2図は上記従来方法を説明するための工程図であり、
イオン注入等を施すことにより、半導体素子に必要な各
種の領域が形成された半導体基板(11)の上面に所定
厚みの5絶縁膜(12)を形成し、配、腺金属との電気
的接触を確保すべき領域に対応する形状のレジストパタ
ーン(13)を形成する(第2図C参照)。
イオン注入等を施すことにより、半導体素子に必要な各
種の領域が形成された半導体基板(11)の上面に所定
厚みの5絶縁膜(12)を形成し、配、腺金属との電気
的接触を確保すべき領域に対応する形状のレジストパタ
ーン(13)を形成する(第2図C参照)。
次いで、上記レジストパターン(13)をマスクとして
エッチングを行ない、所望領域における絶縁膜(12)
を除去して半導体基板(11)を露呈させる(第2図C
参照)。
エッチングを行ない、所望領域における絶縁膜(12)
を除去して半導体基板(11)を露呈させる(第2図C
参照)。
その後、上記レジストパターン(13)を除去し、蒸着
等の方法により所定厚みの配線金2属(14)を形成す
る(第2図C参照)。
等の方法により所定厚みの配線金2属(14)を形成す
る(第2図C参照)。
即ち、上記の一連の工程を行なうことにより、半導体基
板(11)の所望領域のみに配線金属(14)を電気的
に接続し、必要な半導体素子を有する半導体集積回路を
製造することかできる。
板(11)の所望領域のみに配線金属(14)を電気的
に接続し、必要な半導体素子を有する半導体集積回路を
製造することかできる。
〈発明が解決しようとする問題点〉
上記の方法においては1.v!!、縁膜(12)に対す
るエッチングを行なう場合に、エッチング終点の検出が
非常に困難であるから、確実に半導体基板(11)を露
呈させることができるように安全率を見込んだエッチン
グ時間を設定することが必要である。
るエッチングを行なう場合に、エッチング終点の検出が
非常に困難であるから、確実に半導体基板(11)を露
呈させることができるように安全率を見込んだエッチン
グ時間を設定することが必要である。
そして、エッチング時間をこのように設定すれば、半導
体基板(11)を確実に露呈させることができるのであ
るが、上記絶縁膜(12)が、半導体基板(11)の表
面と平行な方向にもエッチングされることになってしま
い、半導体基板(11)と絶縁膜(12)との現界部近
面において配線金属層(14)に段切れが発生する可能
性が高くなるという問題がある。
体基板(11)を確実に露呈させることができるのであ
るが、上記絶縁膜(12)が、半導体基板(11)の表
面と平行な方向にもエッチングされることになってしま
い、半導体基板(11)と絶縁膜(12)との現界部近
面において配線金属層(14)に段切れが発生する可能
性が高くなるという問題がある。
この段切れは、半導体集積回路を構成する各秤竿導体素
子動作を電気的に接続する配線金属層(14)の切断を
生じさせる原因になり、ひいては半導体集積回路の製造
に当っての歩留まりを低下させてしまうことになる点に
おいて重大な問題となる。
子動作を電気的に接続する配線金属層(14)の切断を
生じさせる原因になり、ひいては半導体集積回路の製造
に当っての歩留まりを低下させてしまうことになる点に
おいて重大な問題となる。
〈発明の目的〉
この発明は上記の問題点に鑑みてなされたものであり、
所望領域における半導体基板を確実に露呈させることが
できるとともに、配線金属層の段切れを確実に防止する
ことができる絶縁膜のエッチング方法を提供することを
目的としている。
所望領域における半導体基板を確実に露呈させることが
できるとともに、配線金属層の段切れを確実に防止する
ことができる絶縁膜のエッチング方法を提供することを
目的としている。
く問題点を解決するための手段〉
上記の目的を達成するための、この発明のエッチング方
法は、半導体基板と絶縁膜との間に、絶縁膜に対するエ
ッチング条件でエッチング可能な金属パターンを下地膜
として形成し、上記金属パターンの導通の有無によりエ
ッチング終点の検出を行なうものである。
法は、半導体基板と絶縁膜との間に、絶縁膜に対するエ
ッチング条件でエッチング可能な金属パターンを下地膜
として形成し、上記金属パターンの導通の有無によりエ
ッチング終点の検出を行なうものである。
但し、上記絶縁膜としては、8102膜、SiN映、ま
たはSiO2膜、およびSiNg!であってもよい。
たはSiO2膜、およびSiNg!であってもよい。
また、上記エッチング条件としては、H「水溶液による
ウェットエッチング、またはCF4系のドライエッチン
グであってもよい。
ウェットエッチング、またはCF4系のドライエッチン
グであってもよい。
さらに、上記金属パターンとしては、Al、またはTi
からなるものであってもよい。
からなるものであってもよい。
さらには、上記金属パターンの膜厚を制御することによ
り絶縁膜のオーバーエッチング時間を制御するものであ
ってもよい。
り絶縁膜のオーバーエッチング時間を制御するものであ
ってもよい。
〈作用〉
以上のエッチング方法であれば、半導体基板と絶縁膜と
の間に、絶縁膜に対するエッチング条件でエッチング可
能な金属パターンを下Jl!I躾として形成し、この状
態において絶縁膜のエッチングを行なうので、絶縁膜が
エッチングされた後は直ちに下地膜としての金属パター
ンがエッチングされる。したがって、金属パターンの導
通が無くなった時点をエッチング終点として検出するこ
とができる。
の間に、絶縁膜に対するエッチング条件でエッチング可
能な金属パターンを下Jl!I躾として形成し、この状
態において絶縁膜のエッチングを行なうので、絶縁膜が
エッチングされた後は直ちに下地膜としての金属パター
ンがエッチングされる。したがって、金属パターンの導
通が無くなった時点をエッチング終点として検出するこ
とができる。
また、上記絶縁膜が、SiO2膜、SiN膜、またはS
iO2膜、および5iNvである場合には、絶縁膜の秤
別に対応させて、ウェットエッチング、ドライエッチン
グ、または両エッチングの併用により絶縁膜のエッチン
グを行なうことができ、この場合におけるエッチング条
件としては、HF水溶液によるウェットエッチング、ま
たはCF4系のドライエッチングを採用することができ
る。
iO2膜、および5iNvである場合には、絶縁膜の秤
別に対応させて、ウェットエッチング、ドライエッチン
グ、または両エッチングの併用により絶縁膜のエッチン
グを行なうことができ、この場合におけるエッチング条
件としては、HF水溶液によるウェットエッチング、ま
たはCF4系のドライエッチングを採用することができ
る。
さらに、上記金属パターンの膜厚を変化させる場合には
、半導体基板の表面と平行な方向に83ける絶縁膜のオ
ーバーエッチング時間を変化させ、上記方向におけるオ
ーバーエッチング量を変化させることができる。
、半導体基板の表面と平行な方向に83ける絶縁膜のオ
ーバーエッチング時間を変化させ、上記方向におけるオ
ーバーエッチング量を変化させることができる。
〈実施例〉
以下、実施例を示ず添付図面によって詳細に説明する。
第1図はこの発明のエッチング方法を説明づる工程図で
ある。
ある。
イオン注入等を施すことにより、半導体素子に必要な各
種の領域が形成された半導体基板(1)の上面に、下地
膜として所定厚みの金属パターン(2)を形成し、金属
パターン(2)を蔽うように、SiO2からなる所定厚
みの第1の絶縁膜(3)を形成し、さらに第1の絶縁膜
(3)を蔽うように、SiNからなる所定厚みの第2の
絶縁g(4)を形成している。但し、両絶縁膜(304
1の厚みについては、例えば、第2の絶縁H!A+41
の方が厚くなるように設定することが、半導体基板(1
)に対するダメージを小さくすることができるので、好
ましい。
種の領域が形成された半導体基板(1)の上面に、下地
膜として所定厚みの金属パターン(2)を形成し、金属
パターン(2)を蔽うように、SiO2からなる所定厚
みの第1の絶縁膜(3)を形成し、さらに第1の絶縁膜
(3)を蔽うように、SiNからなる所定厚みの第2の
絶縁g(4)を形成している。但し、両絶縁膜(304
1の厚みについては、例えば、第2の絶縁H!A+41
の方が厚くなるように設定することが、半導体基板(1
)に対するダメージを小さくすることができるので、好
ましい。
そして、配線金属との電気的接触を確侃すべき領域に対
応する形状のレジストパターン(5)を、上記第2の絶
縁膜(4)の上に形成するとともに、上記金属パターン
(2)の両端部間に抵抗計等の導通検出器(6)を接続
することにより、エッチング動作準備を完了する(第1
図A参照)。
応する形状のレジストパターン(5)を、上記第2の絶
縁膜(4)の上に形成するとともに、上記金属パターン
(2)の両端部間に抵抗計等の導通検出器(6)を接続
することにより、エッチング動作準備を完了する(第1
図A参照)。
以上のようにしてエッチング動作準備が完了した後は、
例えばCF4系のドライエッチングを行なうことにより
、第1図Bに示すように、第2の絶縁膜(4)をレジス
トパターン(5)に対応させてエッチングする。
例えばCF4系のドライエッチングを行なうことにより
、第1図Bに示すように、第2の絶縁膜(4)をレジス
トパターン(5)に対応させてエッチングする。
その後、例えばHF水溶液によるウェットエッチングを
行なうことにより、第1の絶縁膜(3)をレジストパタ
ーン(5)に対応させてエッチングする。
行なうことにより、第1の絶縁膜(3)をレジストパタ
ーン(5)に対応させてエッチングする。
この場合には、第1の絶縁膜(3)のエッチング条件に
より金属パターン(2)もエッチングされるので、第1
の絶縁v!+3)が完全にエッチングされた後金属パタ
ーン(2)がエッチングされ、金属パターン(2の両端
間における導通が無くなる(第1図C@照)。
より金属パターン(2)もエッチングされるので、第1
の絶縁v!+3)が完全にエッチングされた後金属パタ
ーン(2)がエッチングされ、金属パターン(2の両端
間における導通が無くなる(第1図C@照)。
したがって、金属パターン(2)がエッチングされて半
導体基板(1)が露呈されると直ちに導通検出器(6)
によりエッチングの終点を検出することができ、以後の
オーバーエッチングを確実に防止することができる。
導体基板(1)が露呈されると直ちに導通検出器(6)
によりエッチングの終点を検出することができ、以後の
オーバーエッチングを確実に防止することができる。
その後は、従来公知の方法によりレジストパターン(5
)を除去し、金B蒸肴等の方法により配線金属層(7)
を形成して、半導体基板(1)に形成された各半導体素
子間の電気的接続を行なうことができる(第1図り参照
)。
)を除去し、金B蒸肴等の方法により配線金属層(7)
を形成して、半導体基板(1)に形成された各半導体素
子間の電気的接続を行なうことができる(第1図り参照
)。
以上、要約すれば、第1の絶縁膜(3)に対するエッチ
ングを、金属パターン(2の導通が無くなった時点で直
ちに停止することができるのであるから、第1の絶縁膜
(3)に対するオーバーエッチングを少なくすることが
でき、配線金属層(力を形成した場合における段切れを
殆ど解消させることができ、配線金属の断線に起因する
半導体集積回路の歩留まりの低下を防止することができ
る。
ングを、金属パターン(2の導通が無くなった時点で直
ちに停止することができるのであるから、第1の絶縁膜
(3)に対するオーバーエッチングを少なくすることが
でき、配線金属層(力を形成した場合における段切れを
殆ど解消させることができ、配線金属の断線に起因する
半導体集積回路の歩留まりの低下を防止することができ
る。
また、上記の実施例においては、1絶縁膜を2層M4造
とし、上層にドライエッチングを施し、下層にウェット
エッチングをitようにしているので、半導体基板(1
)に対するダメージをも小さくザることができる。
とし、上層にドライエッチングを施し、下層にウェット
エッチングをitようにしているので、半導体基板(1
)に対するダメージをも小さくザることができる。
但し、上記金属パターン(2)は、エッチングされなか
った部分が残留するのであるから、半導体集積回路の配
置等により定まる所定位置にのみ形成することにより、
配線金F5f71に対して悪影響を及ぼすことがないよ
うにすることが必要である。
った部分が残留するのであるから、半導体集積回路の配
置等により定まる所定位置にのみ形成することにより、
配線金F5f71に対して悪影響を及ぼすことがないよ
うにすることが必要である。
以上の実施例においては、第1の絶縁膜(3)に対する
オーバーエッチングを必要最小限に抑制するために金属
パターン(2)の厚みを小さくした場合について説明し
ているが、積極的にある程度のオーバーエッチングを行
なわせる必要がある場合には、オーバーエッチングに対
応させて金属パターン(2)を厚くすればよい。
オーバーエッチングを必要最小限に抑制するために金属
パターン(2)の厚みを小さくした場合について説明し
ているが、積極的にある程度のオーバーエッチングを行
なわせる必要がある場合には、オーバーエッチングに対
応させて金属パターン(2)を厚くすればよい。
尚、この発明は上記の実施例に限定されるものではなく
、例えば絶縁膜を1層構造にすることによりエッチング
を1回だけ行なうようにすることか可能である池、この
発明の要旨を変更しない範囲内において種々の設B4変
更を施すことが可能である。
、例えば絶縁膜を1層構造にすることによりエッチング
を1回だけ行なうようにすることか可能である池、この
発明の要旨を変更しない範囲内において種々の設B4変
更を施すことが可能である。
〈発明の効果〉
以上のようにこの発明は、半導体基板と絶縁膜との間に
、絶縁膜のエッチング条件でエッチングされる金属パタ
ーンを形成し、金属パターンの導通の有無によりエッチ
ングの終点の検出を行なうようにしているので、必要以
上にエッチングすることに起因する絶縁膜のオーバーエ
ッチングを防止し、ひいては配線金属の段切れを確実に
防止することができるという特有の効果を奏する。
、絶縁膜のエッチング条件でエッチングされる金属パタ
ーンを形成し、金属パターンの導通の有無によりエッチ
ングの終点の検出を行なうようにしているので、必要以
上にエッチングすることに起因する絶縁膜のオーバーエ
ッチングを防止し、ひいては配線金属の段切れを確実に
防止することができるという特有の効果を奏する。
第1図はこの発明のエッチング方法の一実施例を説明す
る工程図、 第2図は従来例を説明する工程図。
る工程図、 第2図は従来例を説明する工程図。
Claims (1)
- 【特許請求の範囲】 1、半導体基板上に形成された絶縁膜をエ ッチングする方法において、半導体基板 と絶縁膜との間に、絶縁膜に対するエッ チング条件でエッチング可能な金属パタ ーンを下地膜として形成し、上記金属パ ターンの導通の有無によりエッチング終 点の検出を行なうことを特徴とする絶縁 膜のエッチング方法。 2、絶縁膜が、SiO_2膜、SiN膜、またはSiO
_2膜、およびSiN膜である 上記特許請求の範囲第1項記載の絶縁膜 のエッチング方法。 3、エッチング条件が、HF水溶液による ウェットエッチング、またはCF_4系の ドライエッチングである上記特許請求の 範囲第1項記載の絶縁膜のエッチング方 法。 4、金属パターンが、Al、またはTiか らなるものである上記特許請求の範囲第 1項記載の絶縁膜のエッチング方法。 5、金属パターンの膜厚を制御することに より絶縁膜のオーバーエッチング時間を 制御するものである上記特許請求の範囲 第1項記載の絶縁膜のエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18829086A JPS6344729A (ja) | 1986-08-11 | 1986-08-11 | 絶縁膜のエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18829086A JPS6344729A (ja) | 1986-08-11 | 1986-08-11 | 絶縁膜のエツチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6344729A true JPS6344729A (ja) | 1988-02-25 |
Family
ID=16221039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18829086A Pending JPS6344729A (ja) | 1986-08-11 | 1986-08-11 | 絶縁膜のエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6344729A (ja) |
-
1986
- 1986-08-11 JP JP18829086A patent/JPS6344729A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4440804A (en) | Lift-off process for fabricating self-aligned contacts | |
| JPS6276653A (ja) | 半導体集積回路 | |
| JPS6344729A (ja) | 絶縁膜のエツチング方法 | |
| KR0183899B1 (ko) | 자기 정렬 콘택 홀 형성 방법 | |
| KR100365746B1 (ko) | 콘택저항개선을위한반도체소자제조방법 | |
| JP2900729B2 (ja) | 半導体装置の製造方法 | |
| JP2761334B2 (ja) | 半導体装置の製法 | |
| KR910000277B1 (ko) | 반도체 장치의 제조방법 | |
| JPS59182541A (ja) | 半導体装置の製造方法 | |
| KR0140726B1 (ko) | 반도체 소자의 제조방법 | |
| KR100256241B1 (ko) | 반도체장치의 경사면을 갖는 콘택홀 형성방법 | |
| JPS61114536A (ja) | 半導体装置の製造方法 | |
| KR100248805B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20010056831A (ko) | 반도체 소자의 앤티퓨즈 형성방법 | |
| KR100226252B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR0165502B1 (ko) | 반도체소자의 접촉창 형성방법 | |
| KR100252769B1 (ko) | 반도체소자의전도층형성방법 | |
| JPS60201634A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| KR20000065842A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR20010061546A (ko) | 강유전체 메모리 소자의 콘택식각 방법 | |
| JPS59184532A (ja) | 半導体装置の製造方法 | |
| JPS63272050A (ja) | 半導体装置の製造方法 | |
| JPS63102242A (ja) | 半導体装置の製造方法 |