JPS6344925Y2 - - Google Patents
Info
- Publication number
- JPS6344925Y2 JPS6344925Y2 JP11187681U JP11187681U JPS6344925Y2 JP S6344925 Y2 JPS6344925 Y2 JP S6344925Y2 JP 11187681 U JP11187681 U JP 11187681U JP 11187681 U JP11187681 U JP 11187681U JP S6344925 Y2 JPS6344925 Y2 JP S6344925Y2
- Authority
- JP
- Japan
- Prior art keywords
- ground
- case
- recess
- board
- frequency relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000007787 solid Substances 0.000 claims description 12
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical group [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【考案の詳細な説明】
この考案は、高周波リレーをマイクロストリツ
プラインの手法を用いて両面基板へ実装する場合
に、その接地端子から最端距離の位置に、基板の
両面を導通するためのジヤンパピンを設けるよう
にした、高周波リレーの実装構造に関する。
プラインの手法を用いて両面基板へ実装する場合
に、その接地端子から最端距離の位置に、基板の
両面を導通するためのジヤンパピンを設けるよう
にした、高周波リレーの実装構造に関する。
本出願人は先に、樹脂ケース内に接点部を収容
するとともに、その収容室をシールドハウジング
で囲んでなる安価な高周波リレーを提供してい
る。この高周波リレーは、各接点部に対応してそ
れぞれ対称的な2本のアース端子ピンで前記シー
ルドハウジングを接地している。
するとともに、その収容室をシールドハウジング
で囲んでなる安価な高周波リレーを提供してい
る。この高周波リレーは、各接点部に対応してそ
れぞれ対称的な2本のアース端子ピンで前記シー
ルドハウジングを接地している。
このため、マイクロストリツプラインの手法を
用いて実装するには、両面基板の裏面に突出する
アース端子ピンに通ずるアースパターンを、基板
表面側のベタアースへ導通させる場合、前記2本
のアース端子ピンから最短距離でジヤンパピンに
より接続させることが、アース端子ピンとベタア
ース間のインピーダンスを最小とする上で好まし
い。
用いて実装するには、両面基板の裏面に突出する
アース端子ピンに通ずるアースパターンを、基板
表面側のベタアースへ導通させる場合、前記2本
のアース端子ピンから最短距離でジヤンパピンに
より接続させることが、アース端子ピンとベタア
ース間のインピーダンスを最小とする上で好まし
い。
ところが、前記2本のアース端子ピンからの最
短距離であるアース端子ピン間の中心には、リレ
ーケースが密着載置されているため、ジヤンパピ
ンはケース脇に近接させて設けざるを得ないとい
う問題があつた。
短距離であるアース端子ピン間の中心には、リレ
ーケースが密着載置されているため、ジヤンパピ
ンはケース脇に近接させて設けざるを得ないとい
う問題があつた。
そこでこの考案は、上記問題を解決するため
に、リレーの下面に突出する接地端子から最短距
離の位置で、基板の両面をジヤンパピンにより導
通できるような実装構造を得ることを目的とす
る。
に、リレーの下面に突出する接地端子から最短距
離の位置で、基板の両面をジヤンパピンにより導
通できるような実装構造を得ることを目的とす
る。
上記目的を達成するために、この考案は高周波
リレーのアース端子ピンの間の中心でケース下面
に凹部を形成し、その凹部内において基板上下面
をジヤンパピンを貫通させて、アースパターンと
ベタアースとを導通させるように構成したことを
特徴とする高周波リレーの実装構造を提供するも
のである。
リレーのアース端子ピンの間の中心でケース下面
に凹部を形成し、その凹部内において基板上下面
をジヤンパピンを貫通させて、アースパターンと
ベタアースとを導通させるように構成したことを
特徴とする高周波リレーの実装構造を提供するも
のである。
以下にこの考案の一実施例を図面を用いて詳細
に説明する。
に説明する。
第1、第2図に示すように、合成樹脂で形成さ
れた箱形のケース1とカバー2とでハウジングが
構成されている。このケース1には後述の接点回
路部を収納するための凹部1aと電磁石部を収納
するための凹部1f等が設けられているが、少な
くとも凹部1aの内面の全面(この実施例ではケ
ース1の全表面)にメツキ、蒸着等により導電性
薄膜が形成されている。
れた箱形のケース1とカバー2とでハウジングが
構成されている。このケース1には後述の接点回
路部を収納するための凹部1aと電磁石部を収納
するための凹部1f等が設けられているが、少な
くとも凹部1aの内面の全面(この実施例ではケ
ース1の全表面)にメツキ、蒸着等により導電性
薄膜が形成されている。
上記ケース1の凹部1aには、絶縁性樹脂でな
る絶縁ブロツク3d,4d,5dが嵌入され、こ
れら絶縁ブロツク3d,4d,5dにより保持さ
れる棒状の3本の固定端子3,4,5がその接点
部3a,4a,5aがケース1内に、端子部3
b,4b,5bがケース1外に突出するように固
着されている。カード9,10は上記ケース1に
形成されたガイド溝1d,1eでスライド可能に
支持されており、このカード9,10のほぼ中央
には可動接触片11,12がそれぞれ固定されて
いる。この可動接触片11の両端は上記端子3,
4と接触可能に対向し、可動接触片12の両端は
上記固定端子4,5と接触可能に対向している。
また、上記可動接触片11,12の接点部11
a,11a,12a,12aと対向する上記ケー
ス1の凹部1aの側壁には可動接触片側に突出す
る4個のアース接点部1b,1b,……が形成さ
れている。
る絶縁ブロツク3d,4d,5dが嵌入され、こ
れら絶縁ブロツク3d,4d,5dにより保持さ
れる棒状の3本の固定端子3,4,5がその接点
部3a,4a,5aがケース1内に、端子部3
b,4b,5bがケース1外に突出するように固
着されている。カード9,10は上記ケース1に
形成されたガイド溝1d,1eでスライド可能に
支持されており、このカード9,10のほぼ中央
には可動接触片11,12がそれぞれ固定されて
いる。この可動接触片11の両端は上記端子3,
4と接触可能に対向し、可動接触片12の両端は
上記固定端子4,5と接触可能に対向している。
また、上記可動接触片11,12の接点部11
a,11a,12a,12aと対向する上記ケー
ス1の凹部1aの側壁には可動接触片側に突出す
る4個のアース接点部1b,1b,……が形成さ
れている。
このアース接点部1bは、第4図に拡大して示
すように、ケース1の表面に導電性薄膜1cを形
成することにより、凹部1aの側壁に形成された
突部において突状に作られるものである。
すように、ケース1の表面に導電性薄膜1cを形
成することにより、凹部1aの側壁に形成された
突部において突状に作られるものである。
そして金属板のシールドカバー13をこの凹部
1aを覆うよう被着すると、凹部1aの内面の導
電性薄膜1cとこのシールドカバー13とにより
接点回路部を包囲するシールドハウジングが形成
される。
1aを覆うよう被着すると、凹部1aの内面の導
電性薄膜1cとこのシールドカバー13とにより
接点回路部を包囲するシールドハウジングが形成
される。
このシールドハウジング内の底面には、4個の
アース接点部から導電性薄膜1cを通つて最短距
離の位置に4本の棒状のアース端子6a,6b,
7a,7bが固着されている。これらのアース端
子6a,6b,7a,7bの凹部1a内側は、凹
部1a内底面の導電性薄膜と導通されており、ケ
ース1外側に突出した部分は、ケース1外側の導
電性薄膜と導通されている。また、ケース1の外
底面のアース端子6a,6b,7a,7bが突出
している部分には、アース端子6aと6b、7a
と7bの間の中心にそれぞれ凹部1i,1iが設
けられている。この凹部の内容積は、前記両面基
板にジヤンパピン8を貫通させハンダ付した場合
に、そのハンダ付部分が充分に収納される程度の
容積となるように形成されている。
アース接点部から導電性薄膜1cを通つて最短距
離の位置に4本の棒状のアース端子6a,6b,
7a,7bが固着されている。これらのアース端
子6a,6b,7a,7bの凹部1a内側は、凹
部1a内底面の導電性薄膜と導通されており、ケ
ース1外側に突出した部分は、ケース1外側の導
電性薄膜と導通されている。また、ケース1の外
底面のアース端子6a,6b,7a,7bが突出
している部分には、アース端子6aと6b、7a
と7bの間の中心にそれぞれ凹部1i,1iが設
けられている。この凹部の内容積は、前記両面基
板にジヤンパピン8を貫通させハンダ付した場合
に、そのハンダ付部分が充分に収納される程度の
容積となるように形成されている。
この他に上記ケース1の凹部1fには鉄心1
4、コイル15、スプール16、継鉄17、可動
鉄片18および復帰バネ19からなる電磁石が固
定されている。
4、コイル15、スプール16、継鉄17、可動
鉄片18および復帰バネ19からなる電磁石が固
定されている。
上記復帰バネ19はその基部を継鉄17とケー
ス1の突出部1gとで挟着されており、自由端の
押圧片19aを継鉄17にヒンジ支持した可動鉄
片18に圧接させることにより、可動鉄片18に
復帰力を作用させている。連結板20はその両端
が上記カード9,10の穴9a,10aに嵌入さ
れており、カード9,10を連動させるようにな
つている。バネ板21には中央に穴21aが形成
され、かつその両側に開孔21b,21bが形成
されており、このバネ板21は穴21aを上記連
結板20の下方に突出する突起20aに嵌合し、
全体を撓ませるように両端を上記ケース1の両側
の突出部1h,1hに圧接させることによりケー
ス1に保持されている。
ス1の突出部1gとで挟着されており、自由端の
押圧片19aを継鉄17にヒンジ支持した可動鉄
片18に圧接させることにより、可動鉄片18に
復帰力を作用させている。連結板20はその両端
が上記カード9,10の穴9a,10aに嵌入さ
れており、カード9,10を連動させるようにな
つている。バネ板21には中央に穴21aが形成
され、かつその両側に開孔21b,21bが形成
されており、このバネ板21は穴21aを上記連
結板20の下方に突出する突起20aに嵌合し、
全体を撓ませるように両端を上記ケース1の両側
の突出部1h,1hに圧接させることによりケー
ス1に保持されている。
以上のように構成された高周波リレーを両面基
板に実装する場合には、第2図に示すように、両
面基板22のベタアース側23とアースパターン
24をジヤンパピン8によつて導通するのである
が、後にリレーを実装した場合、前記凹部1i,
1iがその真上に来るような位置にジヤンパピン
8を挿入し、基板上下面にてハンダ付してベタア
ース側23とアースパターン24を導通させる。
こうした後、高周波リレーを上面のベタアース側
23に装着すれば、ジヤンパピン8のハンダ付部
分はリレーの凹部1i内に収納されるため、リレ
ーの下面は基板の上面に密着させることができ
る。そして、ジヤンパピン8はアース端子6aと
6b、7aと7bのそれぞれ中間に設定され、基
板22の下面アースパターン24側でアース端子
6a,6b,7a,7bと導通していることにな
る。しかもこれは、アース端子6a,6b,7
a,7bを上面ベタアース23へ最短距離で導通
させていることになる。
板に実装する場合には、第2図に示すように、両
面基板22のベタアース側23とアースパターン
24をジヤンパピン8によつて導通するのである
が、後にリレーを実装した場合、前記凹部1i,
1iがその真上に来るような位置にジヤンパピン
8を挿入し、基板上下面にてハンダ付してベタア
ース側23とアースパターン24を導通させる。
こうした後、高周波リレーを上面のベタアース側
23に装着すれば、ジヤンパピン8のハンダ付部
分はリレーの凹部1i内に収納されるため、リレ
ーの下面は基板の上面に密着させることができ
る。そして、ジヤンパピン8はアース端子6aと
6b、7aと7bのそれぞれ中間に設定され、基
板22の下面アースパターン24側でアース端子
6a,6b,7a,7bと導通していることにな
る。しかもこれは、アース端子6a,6b,7
a,7bを上面ベタアース23へ最短距離で導通
させていることになる。
以上説明したように、この考案に係る高周波リ
レーの実装構造にあつては、アース端子ピン間の
中心でケース下面に凹部を形成し、その凹部内に
おいて基板上下面をジヤンパピンを貫通させてベ
タアースとアースパターンとを導通させたもので
あるから、従来のケース下面に凹部を持たない高
周波リレーに比して、リレーのアース端子から最
短距離の位置に、上面ベタアースへ導通するジヤ
ンパピンを設置でき、しかもリレー本体が基板表
面に密着固定できる。
レーの実装構造にあつては、アース端子ピン間の
中心でケース下面に凹部を形成し、その凹部内に
おいて基板上下面をジヤンパピンを貫通させてベ
タアースとアースパターンとを導通させたもので
あるから、従来のケース下面に凹部を持たない高
周波リレーに比して、リレーのアース端子から最
短距離の位置に、上面ベタアースへ導通するジヤ
ンパピンを設置でき、しかもリレー本体が基板表
面に密着固定できる。
こうしたことによつて、アース端子とベタアー
スへの導通点との間のインピーダンスを最小限に
することができ、リレーの接点回路におけるアー
ス接点部の接地効果を向上させることができる。
また、接点回路を覆うシールドハウジングのシー
ルド効果も向上し、高周波リレーをその特性が最
良の状態で作動させることができる。
スへの導通点との間のインピーダンスを最小限に
することができ、リレーの接点回路におけるアー
ス接点部の接地効果を向上させることができる。
また、接点回路を覆うシールドハウジングのシー
ルド効果も向上し、高周波リレーをその特性が最
良の状態で作動させることができる。
また、従来通り、ジヤンパピンを両面基板に挿
入して両面基板の上下アース部を導通する方法で
あるから、作業工程に変わりはなく、しかも、ケ
ース底面に凹部を形成したことで、その部分の無
駄な樹脂を取り去ることができ、ケース成型時の
ひけを防止することができる。
入して両面基板の上下アース部を導通する方法で
あるから、作業工程に変わりはなく、しかも、ケ
ース底面に凹部を形成したことで、その部分の無
駄な樹脂を取り去ることができ、ケース成型時の
ひけを防止することができる。
第1図はこの考案の一実施例の高周波リレーを
示す一部破断平面図、第2図は第1図に示す高周
波リレーを両面基板に実装した場合の第1図のA
−A断面図、第3図はこの考案の可動部を構成す
る部品の分解斜視図、第4図はアース接点部付近
を拡大して示す断面図である。 1……ケース、1b……アース接点部、1c…
…導電性薄膜、1i……凹部、6a,6b,7
a,7b……アース端子、8……ジヤンパピン、
22……両面基板、23……ベタアース、24…
…アースパターン。
示す一部破断平面図、第2図は第1図に示す高周
波リレーを両面基板に実装した場合の第1図のA
−A断面図、第3図はこの考案の可動部を構成す
る部品の分解斜視図、第4図はアース接点部付近
を拡大して示す断面図である。 1……ケース、1b……アース接点部、1c…
…導電性薄膜、1i……凹部、6a,6b,7
a,7b……アース端子、8……ジヤンパピン、
22……両面基板、23……ベタアース、24…
…アースパターン。
Claims (1)
- 両面基板の上面にベタアースを、下面にはアー
スパターンを形成するとともに、この両面基板の
上面側には高周波リレーを実装し、この高周波リ
レーの下面より突出するアース端子ピンを基板を
上下に貫通させて、その下面側のアースパターン
へハンダ付するようにした高周波リレーの実装構
造において、前記アース端子ピン間の中心でケー
ス下面に凹部を形成し、この凹部内において基板
上下面をジヤンパピンを貫通させて、アースパタ
ーンとベタアースとを導通させるように構成した
ことを特徴とする高周波リレーの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11187681U JPS5817750U (ja) | 1981-07-28 | 1981-07-28 | 高周波リレ−の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11187681U JPS5817750U (ja) | 1981-07-28 | 1981-07-28 | 高周波リレ−の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5817750U JPS5817750U (ja) | 1983-02-03 |
| JPS6344925Y2 true JPS6344925Y2 (ja) | 1988-11-22 |
Family
ID=29906221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11187681U Granted JPS5817750U (ja) | 1981-07-28 | 1981-07-28 | 高周波リレ−の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5817750U (ja) |
-
1981
- 1981-07-28 JP JP11187681U patent/JPS5817750U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5817750U (ja) | 1983-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02948Y2 (ja) | ||
| US5159294A (en) | Non-reciprocal circuit element | |
| US9385499B2 (en) | Electrical connector preventing shorting between contacts and reinforcing plate thereof | |
| JP7566438B2 (ja) | 電気コネクタ | |
| EP0852387A1 (en) | Method of producing an electromagnetic relay | |
| US5291166A (en) | Electromagnetic relay with resistor and method for manufacturing the same | |
| JPS6344925Y2 (ja) | ||
| JP4061916B2 (ja) | 高周波伝送部品の端子構造 | |
| JPH0110836Y2 (ja) | ||
| JPS6348041Y2 (ja) | ||
| JP2890554B2 (ja) | 高周波リレー | |
| JPH0132276Y2 (ja) | ||
| JPH0132277Y2 (ja) | ||
| JPS6348043Y2 (ja) | ||
| JPH0132279Y2 (ja) | ||
| JPH0132278Y2 (ja) | ||
| JPS635137Y2 (ja) | ||
| JPH0112363Y2 (ja) | ||
| JPS635138Y2 (ja) | ||
| JPS6344929Y2 (ja) | ||
| JPH029487Y2 (ja) | ||
| JPH0112362Y2 (ja) | ||
| JPH0729548Y2 (ja) | 高周波リレー | |
| JPS6134681Y2 (ja) | ||
| JPS6348044Y2 (ja) |