JPS634498A - メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電気的に書き換え可能な半導体不揮発性メモリ
を含むメモリ装置に係り、例えば、マイクロコンピュー
タシステムに適用して有効な技術に関するものである。

〔従来技術〕

メモリセルがＭＮＯＳ　（メタル・ナイトライド・オキ
サイド・セミコンダクタ）のような電気的に消去書き込
み可能な半導体不揮発性記憶素子から構成されるＥＥＰ
ＲＯＭ　（エレクトリカリ・イレーザブル・プログラマ
ブル・リード・オンリ・メモリ）において、そのＭＮＯ
Ｓは、昭和５９年１１月３０日オーム社発行のｒＬＳＩ
ハンドブック」Ｐ５２０に記載されるように、ゲートに
書き込み電圧が印加されると、トンネル効果によって電
子のようなキャリアがそのゲート絶縁膜のトラップ部分
に注入され、そのしきい値電圧が比較的大きくされる。

また、そのゲートに消去電圧が印加されると、逆方向の
トンネル効果によってそのしきい値電圧は逆に小さな値
にされる。

このような消去書き込み動作が繰り返されると、電界に
よるストレスによって、ゲート絶縁膜近傍に界面準位が
形成され、この準位によるバックトンネリングが起こっ
て、データの保持特性が著しく劣化する。それにより、
ＥＥＰＲＯＭにおけるデータの書き換え回数は、通常１
０’回程度とされる。

〔発明が解決しようとする問題点〕

ところで、Ｅ　Ｅ　Ｐ　ＲＯＭを用いるシステムによっ
ては、当該Ｅ　Ｅ　Ｐ　ＲＯＭにおけるデータの書き換
え回数が、それにおいてデータ保持特性の劣化する回数
を越える場合がある。その場合、必要なデータが失われ
ないようにするには、当該データをバックアップするた
めの手段が別に必要になり、そうしなければ、ＥＥＰＲ
ＯＭを用いることができるシステムが制限されてしまう
。

本発明の目的は、電気的に書き換え可能な半導体不揮発
性メモリにおけるデータ保持特性の劣化に従って必要な
データをバックアップすることができるメモリ装置を提
供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は本
明細書の記述及び添付図面から明らかになるであろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、必要させれる記憶容量を有する単位メモリブ
ロックを複数備える電気的に書き換え可能な半導体不揮
発性メモリと、上記単位メモリブロックに対するデータ
の書き換え消去回数を計数する計数手段と、この計数手
段による計数値が所定値に達したとき、使用すべき単位
メモリブロックを切り換えると共に、それに先立って、
必要なデータを新たに使用すべき単位メモリブロックに
書き込む制御手段とによって構成されるものである。

〔作　用〕

上記した手段によれば、１つの単位メモリブロックに対
する書き換え消去回数が、当該メモリブロックにおける
データ保持特性の劣化との関係において所定回数に達し
たとき、必要なデータが別のメモリブロックに書き込ま
れてそのメモリブロックが使用可能とされることにより
、データ保持特性の劣化に従って必要なデータのバック
アップが達成される。

〔実施例〕

第１図は本発明の１実施例を示すブロック図である。同
図に示されるメモリ装置は、データバスＤＢ及びアドレ
スバスＡＢにマイクロコンピュータユニットＭＣＵが結
合されて成るシステムに適用されるものである。

同図においてＥＥＰＲＯＭは、電気的に書き換え可能な
半導体不揮発性メモリである。断る半導体不揮発性メモ
リＥＥＰＲＯＭは、それが適用されるシステムにおいて
必要とされる記憶容量を夫々有する複数の単位メモリブ
ロックＭＢＩ乃至ＭＢｉを備える。各単位メモリブロッ
クＭ　Ｂ　１乃至Ｍ　Ｂ　ｉは、特に制限されないが、
図示しないＭＮＯＳを含む半導体不揮発性メモリセルが
マトリクス配置されて成るメモリセルアレイが概念的に
分割されて構成されるメモリ空間として位置ずけられる
ものである。したがって、夫々の単位メモリブロックＭ
ＢＩ乃至Ｍ　Ｂ　ｘには個別的なアドレス空間が設定さ
れている。斯る半導体不揮発性メモリＥＥＰＲＯＭは、
図示はしないが、通常のメモリとしての動作に必要な機
能ブロック、即ち、所定のメモリセルをアドレス信号に
基づいて選択するための選択回路、その選択回路によっ
て選択されたされたメモリセルに対してデータを入出力
させる入出力回路、リード・ライト動作の制御などに必
要とされる各種タイミング信号を外部制御信号に基づい
て形成するタイミング発生回路などが設けられている。

尚、本実施例においては、外部制御信号として、夫々上
記マイクロコンピュータユニットＭＣＵから供給される
チップイネーブル信号ＧＥと、リード・ライト制御信号
Ｒ／Ｗとが代表的に示されている。

上記半導体不揮発性メモリＥ　Ｅ　Ｐ　ＲＯＭは、上記
単位メモリブロックＭ　Ｂ　１乃至Ｍ　Ｂ　ｉに対する
データの書き換え消去回数を計数する計数手段ととして
、夫々の単位メモリブロックＭＢＩ乃至ＭＢｉに対応す
るカウンタＣＵＮＴＩ乃至ＣＵＮＴｉが内蔵される。カ
ウンタＣＵ　Ｎ　Ｔ　１乃至ＣＵＮＴｉは、夫々基本的
に同一の構成を有し、その１つであるＣＵＮＴｌが代表
的に示される第２図のように、カウント値を格納可能な
カウンタレジスタＣＲと、カウンタレジスタＣＲから供
給されるカウント値に１を加算し、それによってカウン
タレジスタＣＲの格納データを更新するインクリメンタ
ＩＣＭとから構成される。尚、上記カウンタレジスタＣ
Ｒは、システム電源の遮断時においても格納データを保
持可能な構成を有し、例えば、システム電源遮断時にバ
ッテリーバックアップされ、或いはそれ自体電気的に書
き換え可能な不揮発性半導体記憶素子によって構成され
る。

ここで、上記夫々のカウンタＣＵＮＴ１乃至ＣＵ　Ｎ　
Ｔ　ｉに含まれるカウンタレジスタＣＲは、マイクロコ
ンピュータユニットＭＣＵにおいて上記単位メモリブロ
ックＭＢＩ乃至ＭＢｉとは異なるアドレス空間が夫々設
定されている。所定のカウンタレジスタＣＲを選択可能
とするため、アドレスバスＡＢには第１デコーダ回路Ｄ
ＥＣ１が結合される。第１デコーダ回路ＤＥＣＩは、そ
れに供給されるアドレス信号に錫づいてｉ個の選択信号
Ｓｃｒ□乃至Ｓ　ｃｒｉを形成し、供給されるアドレス
信号に対応するものを選択レベルとする。選択信号Ｓ　
ｃｒｌ乃至Ｓ　ｃｒｉの何れか１つが選択レベルにされ
ると、それによって選択されるカランレジスタＣＲに格
納されているカウントデータがデータバスＤＢに供給さ
れるようになっている。このようにしてデータバスＤＢ
に供給されるカウトデータは、マイクロコンピュータユ
ニットＭ　ＣＵに取り込まれる６そわによって、マイク
ロコンピュータユニットＭＣＵは、当該カウンタレジス
タＣＲに対応する単位メモリブロックにおける消去書き
込み回数が、所定値に達しているか否かの判別を行なう
。

そのとき消去書き込み回数が、データの保持特性が劣化
するものとして予め定められた消去書き込みの繰り返し
数に達したと判断されたとき、マイクロコンピュータユ
ニットＭＣＵは、それ以降にアクセス対象とすべき単位
メモリブロックを変更すると共に、次のアクセスの前に
、データ保持特性の劣化した単位メモリブロックの格納
データを次に選択されるべき単位メモリブロックに順次
供給して格納させる。データの書き換え消去動作が指示
されたときにカウントデータが所定値に達していないと
判断されたとき、マイクロコンピュータユニットＭ　Ｃ
Ｕは、カウントデータのインクリメント動作、及び所定
の単位メモリブロックに対するデータの書き換え消去動
作を実行させる。

上記夫々のカウンタＣＵＮＴ１乃至ＣＵ　Ｎ　Ｔｉに含
まれるインクリメンタＩＣＭは、それに対応する単位メ
モリブロックに対する消去書き込み動作が行なわれる毎
に選択される。即ち、アドレスバスＡＢに結合された第
２デコーダ回路ＤＥＣ２が設けられ、その第２デコーダ
回路ＤＥＣ２は、所定の単位メモリブロックに含まれる
メモリセルをアドレシングするためのアドレス信号が供
給されると、そのアドレス信号に従って選択されるべき
メモリセルが含まれる単位メモリブロックに対応するイ
ンクリメンタＩＣＭを選択するためのｉ個の選択信号Ｓ
　ｉｃｍ、乃至Ｓ　１ｃｍ１を出力する。斯る選択信号
Ｓ　ｉｃ＋ｎ、乃至Ｓ　ｉｃ＋ｅｉによって選択された
所定のインクリメンタＩＣＭは、リード・ライト制御信
号Ｒ／Ｗによってデータの書き換え消去が指示れされた
とき、所定のタイミングに従ってカウントデータをカウ
ントレジスタＣＲから取り込み、そのカウントデータに
１を加算した後、所定のタイミングに従ってインクリメ
ントしたカウントデータを上記カウントレジスタＣＲに
供給する。

次に、上記実施例の動作を第３図に示されるフローチャ
ートをも参照しながら説明する。

マイクロコンピュータユニットＭＣＵは、各動作サイク
ルにおいて、単位メモリブロックＭＢＩ乃至Ｍ　Ｂ　ｉ
に対するライト動作が否かを判別する（ステップ５ＴＥ
ＰＩ）。それによって、ライト動作であると判断された
とき、先ず、マイクロコンピュータユニットＭ　ＣＵは
所定のカウンタレジスタＯＲからカウントデータをリー
ドする（ステップ５ＴＥＰ２）。例えば、マイクロコン
ピュータユニットＭ　ＣＵが現在単位メモリブロックＭ
Ｂ１を利用しているなら、当該単位メモリブロックＭＢ
Ｉに対応するカウンタＣＵＮＴ１に含まれるカウンタレ
ジスタＣＲを選択するに必要なアドレス信号を出力し、
それによって、選択信号を５ｃｒ１を動作レベルにして
当該カウンタレジスタＣＲの格納データをデータバスＤ
Ｂに出力させる。ここで、上記カウントレジスタＣＲに
格納されているカウントデータは、本動作説明に従えば
、単位メモリブロックＭＢにおけるデータの書き換え消
去回数に等しくされている。

上記カウントデータを取り込んだマイクロコンピュータ
ユニットＭＣＵは、次に、そのカウントデータが予め設
定されている所定値に達しているか否かの判定を行なう
（ステップ５ＴＥＰ３）。

ここで、カウントデータの所定値とは、メモリブロック
ＭＢにおけるデータの保持特性が劣化するものとして予
め定められた消去書き込み回数の限界値である。

ステップ５ＴＥＰ３における判定の結果、上記所定値に
達したと判断されたとき、マイクロコンピュータユニッ
トＭ　ＣＵは、メモリブロックＭＢ１に格納されている
全てのデータを順次読み出すと共に、読み出されたデー
タを次のメモリブロックＭＢ２に順次格納させて必要な
データのバックアップ動作を実行する（ステップ５ＴＥ
Ｐ４）。

上記ステップ５ＴＥＰ３における判定の結果、上記所定
値に達していないと判断されたとき、マイクロコンピュ
ータユニットＭＣＵは、カウントデータのインクリメン
ト動作、及び所定の単位メモリブロックに対するデータ
の書き込み動作を実行させる（ステップ５ＴＥＰ５）。

即ち、マイクロコンピュータユニットＭＣＵは、現在デ
ータの書き換え動作可能な単位メモリブロック、言い換
えるなら、カウントレジスタＣＲの格納データが書き換
え可能回数の限界値に達していないものに対応する単位
メモリブロック、の内で最も上位のメモリブロックに割
当てられているアドレス空間の範囲で所定のメモリセル
をアドレシングするためのアドレス信号を出力する。そ
れによって、半導体不揮発性メモリＥ　Ｅ　Ｐ　ＲＯＭ
では、そのアドレス信号に対応するメモリセルのライト
動作が行なわれる。また、半導体不揮発性メモリＥＥＰ
ＲＯＭと同様のアドレス信号が供給される第２デコーダ
回路ＤＥＣ２は、当該アドレス信号によってアドレシン
グされるメモリセルが含まれる単位メモリブロックに対
応するインクリメンタＩＣＭを選択するための選択信号
Ｓ　１ｃｍ１乃至Ｓ　１ｃｍ１を出力する。斯る選択信
号Ｓ　１ｃｍ１乃至Ｓ　１ｃＩＩｌｉによって選択され
たインクリメンタＩＣＭは、リード・ライト制御信号Ｒ
／Ｗのレベル変化に基づく所定のタイミングに従ってカ
ウントデータをカウントレジスタＣＲから取り込み、そ
のカウントデータに１を加算した後、所定のタイミング
に従ってインクリメントしたカウントデータを上記カウ
ントレジスタＣＲに供給する。

上記動作シーケンスが順次繰り返されることにより、半
導体不揮発性メモリＥＥＦＲＯＭに含まれる単位メモリ
ブロックＭＢＩ乃至ＭＢｉは、必要な格納データが失わ
れることなく、順次書き換え消去特性の劣化に呼応して
上位のものから下位のものに逐次切り換えられてリード
・ライト動作可能とされる。

以上の説明から明らかなように本実施例によれば以下の
効果を得るものである。

（１）上位の単位メモリブロックにおける書き換え消去
回数が、当該メモリブロックにおけるデータ保持特性の
劣化との関係において所定回数に達する毎に、必要なデ
ータが次段における下位のメモリブロックに書き込まれ
てそのメモリブロックが次に使用されるから、半導体不
揮発性メモリＥＥ　Ｐ　ＲＯＭ自体の消去書き込み回数
は全体として著しく向上される。

（２）本実施例のメモリ装置が適用されるシステムに要
求される消去書き込み回数の上限値に応じてメモリブロ
ックの段数を決定することにより、如何なる要求に対し
ても無駄なく対応させることができる。

（３）特に、中央における管理装置によって遠隔操作で
制御される券売機などの端末装置に、料金情報などの種
々の情報を与えるための電気的に書き換え可能な半導体
不揮発性メモリが用いられるシステムに本発明のメモリ
装置が適用される場合、その半４体不揮発性メモリの寿
命向上によって当該システムの信頼性を著しく向上させ
ることができる。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲において種々
変更可能である。

例えば、上記実施例において、単位メモリブロックにお
けるデータの書き換え消去回数を計数する計数手段とし
て特別にカウンタを設けた場合について説明したが、そ
れに限定されるものではなく、インクリメンタの機能を
マイクロコンピュータユニットの機能で起き換えてもよ
く、また、カウンタレジスタを当該メモリブロックにお
ける２バイト程度のメモリエリアに起き換えてもよい。

また、カウンタのような計数手段から計数値をマイクロ
コンピュータユニットに読み出す動作は、ライト動作毎
に行なわずに所定のタイミングで任意に行なってもよく
、また、その読み出し動作は、割込み処理によって実行
するようにしてもよい。

また、計数手段による計数値が所定値に達したとき、使
用すべき単位メモリブロックを切り換えると共に、それ
に先立って、必要なデータを新たに使用すべき単位メモ
リブロックに書き込むための制御手段は、上記実施例の
ようなマイクロコンピュータユニットに限定されず、そ
の他プロセツサ機能を有するデータ処理装置に変更可能
である。

更に、メモリブロックは、１つの電気的に書き換え可能
な半導体不揮発性メモリにおける所定のメモリエリアに
限らず、夫々のメモリブロックを個別的なデバイスで構
成してもよい。その場合には、当該単位メモリブロック
としてのデバイスを選択的に動作させるためのチップイ
ネーブル信号のような選択信号によってメモリブロック
の切り換え制御を行なうことができる。また、単位メモ
リブロックのアドレス空間は上記実施例のように全て相
違させる構成に限定されず、例えば、上記実施例の構成
に従えば、少なくとも隣合う単位メモリブロックのアド
レス空間を相互に異なるようにしておけばよい。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるマイクロコンピュー
タシステムに適用した場合について説明したが、それに
限定されるものではなく。

その他のシステムや、また、電気的に書き換え可能な半
導体不揮発性メモリを内蔵するマイクロコンピュータチ
ップなどにも適用することができる。

本発明は、少なくとも電気的に書き換え可能な半導体不
揮発性メモリを含む条件のものに適用することができる
。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、必要させれる記憶容量を有する単位メモリブ
ロックを複数備える電気的に書き換え可能な半導体不揮
発性メモリと、上記単位メモリブロックに対するデータ
の書き換え消去回数を計数する計数手段と、この計数手
段による計数値が所定値に達したとき、使用すべき単位
メモリブロックを切り換えると共に、それに先立って、
必要なデータを新たに使用すべき単位メモリブロックに
書き込む制御手段とによって構成されるものであるから
、１つの単位メモリブロックに対する書き換え消去回数
が、当該メモリブロックにおけるデータ保持特性の劣化
との関係において所定回数に達したとき、必要なデータ
が別のメモリブロックに書き込まれてそのメモリブロッ
クが使用可能とされることにより、当該半導体不揮発性
メモリ自体の寿命を著しく向上させることができる。

【図面の簡単な説明】

第１図は本発明の１実施例を示すブロック図、第２図は
カウンタの構成を示すブロック図、第３図は動作説明の
ためのフローチャートである。 ＥＥＰＲＯＭ・・・半導体不揮発性メモリ、ＭＢＩ乃至
ＭＢｉ・・・単位メモリブロック、ＣＵＮＴＩ乃至ＣＵ
ＮＴｉ・・・カウンタ、ＭＣＵ・・・マイクロコンピュ
ータユニット、ＣＲ・・・カウンタレジスタ、工ＣＭ・
・・インクリメンタ。 代理人　弁理士　小　川　　勝　男 、・−一・、 第　　３　　図

Claims (1)

1. 【特許請求の範囲】 １、必要される記憶容量を有する単位メモリブロックを
   複数備える電気的に書き換え可能な半導体不揮発性メモ
   リと、上記単位メモリブロックに対するデータの書き換
   え消去回数を計数する計数手段と、この計数手段による
   計数値が所定値に達したとき、使用すべき単位メモリブ
   ロックを切り換える制御手段とを含むことを特徴とする
   メモリ装置。 ２、上記計数手段は、夫々の単位メモリブロックに対応
   して設けられるカウンタであることを特徴とする特許請
   求の範囲第１項記載のメモリ装置。 ３、上記制御手段は、使用すべき単位メモリブロックを
   切り換えるとき、必要なデータを新たに使用すべき単位
   メモリブロックに書き込み可能とするものであることを
   特徴とする特許請求の範囲第１項又は第２項記載のメモ
   リ装置。