JPH0252894B2 - - Google Patents
Info
- Publication number
- JPH0252894B2 JPH0252894B2 JP57124269A JP12426982A JPH0252894B2 JP H0252894 B2 JPH0252894 B2 JP H0252894B2 JP 57124269 A JP57124269 A JP 57124269A JP 12426982 A JP12426982 A JP 12426982A JP H0252894 B2 JPH0252894 B2 JP H0252894B2
- Authority
- JP
- Japan
- Prior art keywords
- storage
- matrix
- binary counter
- volatile
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation
- H03K21/403—Arrangements for storing the counting state in case of power supply interruption
Landscapes
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はｎビツトのデジタル語の非揮発性蓄
積用カウンタに関するものであり、特に電気的に
プログラム可能な半導体蓄積素子を使用したその
ようなカウンタに関するものである。
積用カウンタに関するものであり、特に電気的に
プログラム可能な半導体蓄積素子を使用したその
ようなカウンタに関するものである。
MNOSトランジスタ或は浮遊ゲートトランジ
スタのような非揮発性で、読取可能で、電気的に
プログラム可能な半導体蓄積素子によつて、時時
刻々変化する情報を、電源の遮断時においても維
持されるように電気的に蓄積することが可能であ
る。そのような電気的にプログラム可能な半導体
部品を使用した蓄積素子の実例は西ドイツ特許公
報DE−AS2442131号、2442132号および2442134
号に示されている。
スタのような非揮発性で、読取可能で、電気的に
プログラム可能な半導体蓄積素子によつて、時時
刻々変化する情報を、電源の遮断時においても維
持されるように電気的に蓄積することが可能であ
る。そのような電気的にプログラム可能な半導体
部品を使用した蓄積素子の実例は西ドイツ特許公
報DE−AS2442131号、2442132号および2442134
号に示されている。
非揮発性蓄積用カウンタに関する最も簡単な一
例は例えば動作−時間計（パワーオン時間計）或
はマイル時間指示器として使用されているような
機械的カウンタである。それはｎビツトのデジタ
ル語用の蓄積に関するものであるべきである。
例は例えば動作−時間計（パワーオン時間計）或
はマイル時間指示器として使用されているような
機械的カウンタである。それはｎビツトのデジタ
ル語用の蓄積に関するものであるべきである。
そのような機械的カウンタが電子的な等価な２
進カウンタとして設計される時、それは０から2k
−１をカウントすることができるための少なくと
もｋ個の素子を持たなければならないが、もしも
カウンタの読出しが動作電圧の供給がされないで
長時間保留されなければならないならば、蓄積素
子はそれぞれ少なくとも１個の非揮発性で電気的
にプログラム可能な蓄積素子を具備しなければな
らないことによつて問題が生じる。
進カウンタとして設計される時、それは０から2k
−１をカウントすることができるための少なくと
もｋ個の素子を持たなければならないが、もしも
カウンタの読出しが動作電圧の供給がされないで
長時間保留されなければならないならば、蓄積素
子はそれぞれ少なくとも１個の非揮発性で電気的
にプログラム可能な蓄積素子を具備しなければな
らないことによつて問題が生じる。
MNOS電界効果トランジスタ或は浮遊電位の
ゲート電極を備えた電界効果トランジスタのよう
な非揮発性で読取可能な半導体蓄積素子はその蓄
積能力が再プログ動作数の増加と共に減少する性
質を有していることが知られており、これは劣化
と呼ばれている。それ故限定されたプログラムサ
イクル数が許容されるに過ぎない。非揮発性蓄積
のためのそのような電子的カウンタにおいては連
続してカウントする時の新しい情報は再プログラ
ムの方法によつて蓄積されている。したがつて書
込−消去サイクルの制限された回数において電気
的にプログラム可能な半導体蓄積素子で設計され
た通常の２進カウンタが使用される場合には非揮
発性蓄積のため電子的カウンタによつて到達でき
る最高数に対するカウント制限が同時に認められ
るという問題が生じる。
ゲート電極を備えた電界効果トランジスタのよう
な非揮発性で読取可能な半導体蓄積素子はその蓄
積能力が再プログ動作数の増加と共に減少する性
質を有していることが知られており、これは劣化
と呼ばれている。それ故限定されたプログラムサ
イクル数が許容されるに過ぎない。非揮発性蓄積
のためのそのような電子的カウンタにおいては連
続してカウントする時の新しい情報は再プログラ
ムの方法によつて蓄積されている。したがつて書
込−消去サイクルの制限された回数において電気
的にプログラム可能な半導体蓄積素子で設計され
た通常の２進カウンタが使用される場合には非揮
発性蓄積のため電子的カウンタによつて到達でき
る最高数に対するカウント制限が同時に認められ
るという問題が生じる。
電気的にプログラム可能な蓄積素子の前述の劣
化に関して電気的にプログラム可能な半導体蓄積
素子を使用する簡単な２進カウンタは次のような
２つの欠点を有している。
化に関して電気的にプログラム可能な半導体蓄積
素子を使用する簡単な２進カウンタは次のような
２つの欠点を有している。
(a) 情報の桁上げのために少なくとも２個の段は
その内容を変化させなければならないから、再
プログラム数はカウントステツプの数より大き
い。再プログラムの数はカウントステツプの数
の略々２倍の大きさである。
その内容を変化させなければならないから、再
プログラム数はカウントステツプの数より大き
い。再プログラムの数はカウントステツプの数
の略々２倍の大きさである。
(b) 最低桁のビツト（LSB）が最もしばしば、
すなわち毎回のカウントステツプにおいて再プ
ログラムされ、したがつて蓄積トランジスタの
可能な書込−消去サイクルの最大回数として最
大限２倍の大きさ（１サイクルは２個の再プロ
グラム、すなわち書込と消去から成る）である
蓄積されるべき最大数（ｎ−ビツトデジタル
語）はこの最低桁ビツトだけで決定される。
すなわち毎回のカウントステツプにおいて再プ
ログラムされ、したがつて蓄積トランジスタの
可能な書込−消去サイクルの最大回数として最
大限２倍の大きさ（１サイクルは２個の再プロ
グラム、すなわち書込と消去から成る）である
蓄積されるべき最大数（ｎ−ビツトデジタル
語）はこの最低桁ビツトだけで決定される。
この発明の目的は、前述の型式の電気的にプロ
グラム可能な半導体蓄積素子を使用して蓄積時間
に何等の損失を生じることなく大きなカウンタの
読みを有することのできる非揮発性蓄積用電子的
カウンタを提供することである。
グラム可能な半導体蓄積素子を使用して蓄積時間
に何等の損失を生じることなく大きなカウンタの
読みを有することのできる非揮発性蓄積用電子的
カウンタを提供することである。
この問題を解決するために、この発明は最低桁
の或る数に対してマトリツクス蓄積装置が使用さ
れ、その蓄積素子が連続的にプログラムされる前
述の型式の非揮発性で電気的にプログラム可能な
蓄積素子から成り、それ故このマトリツクス蓄積
装置の全ての蓄積素子が均等に負荷されるという
基本的なアイデアに基づいている。
の或る数に対してマトリツクス蓄積装置が使用さ
れ、その蓄積素子が連続的にプログラムされる前
述の型式の非揮発性で電気的にプログラム可能な
蓄積素子から成り、それ故このマトリツクス蓄積
装置の全ての蓄積素子が均等に負荷されるという
基本的なアイデアに基づいている。
すなわち、この発明においては、非揮発性蓄積
用カウンタにおいて、蓄積マトリツクスと主蓄積
装置と２安定蓄積セルとクロツク制御されるシー
ケンス制御装置とを具備し、蓄積マトリツクス
が、ワードシフトレジスタおよびビツトシフトレ
ジスタを介してビツト的に選択された2m個の非揮
発性で電気的にプログラム可能な蓄積素子を具備
し、２進カウンタがｍ＋ｎの２安定蓄積セルを備
え、その最上桁ビツトから数えてｎ個の２安定蓄
積セルが主蓄積装置の非揮発性蓄積素子の一つに
それぞれ結合され、クロツク制御されるシーケン
ス制御装置においてはリセツト信号が前記２進カ
ウンタ、前記ビツトシフトレジスタ、および前記
ワードシフトレジスタをリセツトし、読取りサイ
クルの読取りパルスにより前記主蓄積装置および
前記蓄積マトリツクスの両者に含まれている情報
が前記２進カウンタに書込まれ、第１の消去信号
が前記主蓄積装置および前記蓄積マトリツクスの
両者の蓄積素子を消去し、各2mのカウントパルス
の後に第２の消去信号が生成されることを特徴と
する。
用カウンタにおいて、蓄積マトリツクスと主蓄積
装置と２安定蓄積セルとクロツク制御されるシー
ケンス制御装置とを具備し、蓄積マトリツクス
が、ワードシフトレジスタおよびビツトシフトレ
ジスタを介してビツト的に選択された2m個の非揮
発性で電気的にプログラム可能な蓄積素子を具備
し、２進カウンタがｍ＋ｎの２安定蓄積セルを備
え、その最上桁ビツトから数えてｎ個の２安定蓄
積セルが主蓄積装置の非揮発性蓄積素子の一つに
それぞれ結合され、クロツク制御されるシーケン
ス制御装置においてはリセツト信号が前記２進カ
ウンタ、前記ビツトシフトレジスタ、および前記
ワードシフトレジスタをリセツトし、読取りサイ
クルの読取りパルスにより前記主蓄積装置および
前記蓄積マトリツクスの両者に含まれている情報
が前記２進カウンタに書込まれ、第１の消去信号
が前記主蓄積装置および前記蓄積マトリツクスの
両者の蓄積素子を消去し、各2mのカウントパルス
の後に第２の消去信号が生成されることを特徴と
する。
このように構成された非揮発性蓄積用カウンタ
では、 (a) 殆んど全てのカウントステツプ中、ただ１個
の蓄積素子が再プログラムされ、および (b) 殆んど全ての蓄積素子は同じ回数の書込−消
去サイクルを受ける。
では、 (a) 殆んど全てのカウントステツプ中、ただ１個
の蓄積素子が再プログラムされ、および (b) 殆んど全ての蓄積素子は同じ回数の書込−消
去サイクルを受ける。
理論的には、ｚが蓄積トランジスタが持つこと
のできる書込−消去サイクルの数であり、この発
明によつて非揮発性蓄積用カウンタ中にＮ個の蓄
積トランジスタが含まれている時、２・ｚ・Ｎま
でのカウントが可能である。ここでＮが充分大き
い場合において2n−１＞2z・Ｎである。それに比
較してサイクルの一部分だけ、例えば書込だけが
各蓄積トランジスタに対して個々に行なうことが
できる装置の場合にはカウントステツプの最大数
はもつと小さくなることに注意しなければならな
い。この発明によつてこの最大数にできるだけ近
くすることが試みられている。
のできる書込−消去サイクルの数であり、この発
明によつて非揮発性蓄積用カウンタ中にＮ個の蓄
積トランジスタが含まれている時、２・ｚ・Ｎま
でのカウントが可能である。ここでＮが充分大き
い場合において2n−１＞2z・Ｎである。それに比
較してサイクルの一部分だけ、例えば書込だけが
各蓄積トランジスタに対して個々に行なうことが
できる装置の場合にはカウントステツプの最大数
はもつと小さくなることに注意しなければならな
い。この発明によつてこの最大数にできるだけ近
くすることが試みられている。
できるだけ高い値に最大可能なカウントステツ
プ数をするためにこの発明によるカウンタは２部
分に分けられている。主要部分は前述の型式の少
なくとも１個の蓄積トランジスタをそれぞれ備え
た2m個の非揮発性の電気的にプログラム可能な蓄
積素子から成る第２図に示すようなマトリツクス
Ｍによつて形成されている。蓄積マトリツクスＭ
の2m個の蓄積素子はそれ等2m個の蓄積素子が各カ
ウントステツプで順番に再プログラムされるよう
にワードシフトレジスタWSRおよびビツトシフ
トレジスタBSRを経由してビツト的に選択され
る。
プ数をするためにこの発明によるカウンタは２部
分に分けられている。主要部分は前述の型式の少
なくとも１個の蓄積トランジスタをそれぞれ備え
た2m個の非揮発性の電気的にプログラム可能な蓄
積素子から成る第２図に示すようなマトリツクス
Ｍによつて形成されている。蓄積マトリツクスＭ
の2m個の蓄積素子はそれ等2m個の蓄積素子が各カ
ウントステツプで順番に再プログラムされるよう
にワードシフトレジスタWSRおよびビツトシフ
トレジスタBSRを経由してビツト的に選択され
る。
蓄積マトリツクスＭ内におけるカウントプロセ
スと同期して２進カウンタBz中でカウントプロ
セスが実行される。そこにおいてはプログラムで
きない回路素子しか備えられておらず揮発性蓄積
だけが可能である。したがつて前述の劣化を生じ
ることはない。この２進カウンタBzはｍ＋ｎ個
の２安定蓄積素子を備え、その最大桁ビツト
MSBから数えてｎ個の蓄積素子は主蓄積装置Hs
のそれぞれ１個の非揮発性蓄積素子と結合されて
いる。この主蓄積装置Hsは蓄積マトリツクスと
全く同様に再プログラム可能な蓄積素子を具備し
ている。
スと同期して２進カウンタBz中でカウントプロ
セスが実行される。そこにおいてはプログラムで
きない回路素子しか備えられておらず揮発性蓄積
だけが可能である。したがつて前述の劣化を生じ
ることはない。この２進カウンタBzはｍ＋ｎ個
の２安定蓄積素子を備え、その最大桁ビツト
MSBから数えてｎ個の蓄積素子は主蓄積装置Hs
のそれぞれ１個の非揮発性蓄積素子と結合されて
いる。この主蓄積装置Hsは蓄積マトリツクスと
全く同様に再プログラム可能な蓄積素子を具備し
ている。
蓄積マトリツクスＭの第2m番目の蓄積素子が再
プログラムされる（再書込みされる）や否や２進
カウンタBzの第ｍ＋１番目のビツトは次のカウ
ントパルスに応答して論理１を受ける。第１図に
示すようにこのカウントパルスはφでクロツクさ
れるシーケンス制御装置Ａに供給され、第２の出
力端子Ａ２に消去信号を発生させる。そのため第
２の出力端子Ａ２に接続されている消去パルス段
Erにおいては消去パルスが発生され、それによつ
て全蓄積マトリツクスＭの再プログラムが行なわ
れる。
プログラムされる（再書込みされる）や否や２進
カウンタBzの第ｍ＋１番目のビツトは次のカウ
ントパルスに応答して論理１を受ける。第１図に
示すようにこのカウントパルスはφでクロツクさ
れるシーケンス制御装置Ａに供給され、第２の出
力端子Ａ２に消去信号を発生させる。そのため第
２の出力端子Ａ２に接続されている消去パルス段
Erにおいては消去パルスが発生され、それによつ
て全蓄積マトリツクスＭの再プログラムが行なわ
れる。
シーケンス制御装置Ａは、カウントの始めにシ
ーケンス制御装置Ａに信号Spが供給される時、最
初の消去信号が第２の出力端子Ａ２に現われ、そ
れは主蓄積装置Hsの蓄積素子を消去するだけで
なく、また蓄積マトリツクスＭの蓄積素子の消去
も行なう。次いで、2mのカウントパルス後に毎回
第２の消去信号が第２の出力端子Ａ２に現われ
る。しかしながらこの第２回目以降の消去信号は
単に蓄積マトリツクスＭの蓄積素子を消去するに
過ぎない。
ーケンス制御装置Ａに信号Spが供給される時、最
初の消去信号が第２の出力端子Ａ２に現われ、そ
れは主蓄積装置Hsの蓄積素子を消去するだけで
なく、また蓄積マトリツクスＭの蓄積素子の消去
も行なう。次いで、2mのカウントパルス後に毎回
第２の消去信号が第２の出力端子Ａ２に現われ
る。しかしながらこの第２回目以降の消去信号は
単に蓄積マトリツクスＭの蓄積素子を消去するに
過ぎない。
クロツク信号φおよびカウントスタート信号Sp
の外に電源電圧ＵおよびカウントパルスCpがシー
ケンス制御装置Ａに供給される。
の外に電源電圧ＵおよびカウントパルスCpがシー
ケンス制御装置Ａに供給される。
シーケンス制御装置Ａはカウントの始めにおい
て、或は電源電圧の遮断された後の再動作におい
てリセツト信号を第１の出力端子Ａ１に出力さ
せ、それはリセツト・読取段Rsを経由してリセ
ツトパルスを発生し、そのリセツトパルスは２進
カウントBz、ビツトシフトレジスタBSRおよび
ワードシフトレジスタWSRをリセツトさせる。
それに続いて与えられたプログラムに従つてリセ
ツト・読取段Rs中に読取サイクルの読取パルス
が発生され、それによつて主蓄積装置Hs中およ
び蓄積マトリツクスＭ中に含まれていた情報が２
進カウンタBzに書込まれる。
て、或は電源電圧の遮断された後の再動作におい
てリセツト信号を第１の出力端子Ａ１に出力さ
せ、それはリセツト・読取段Rsを経由してリセ
ツトパルスを発生し、そのリセツトパルスは２進
カウントBz、ビツトシフトレジスタBSRおよび
ワードシフトレジスタWSRをリセツトさせる。
それに続いて与えられたプログラムに従つてリセ
ツト・読取段Rs中に読取サイクルの読取パルス
が発生され、それによつて主蓄積装置Hs中およ
び蓄積マトリツクスＭ中に含まれていた情報が２
進カウンタBzに書込まれる。
蓄積マトリツクスＭ中のならびに主蓄積装置
Hs中の蓄積トランジスタはカウント動作の開始
時および消去サイクルの過程中例えば論理ゼロを
表わす低い方のしきい値電圧（UDD）−値に設定
される。この後、電源電圧の再投入或はスイツチ
オン後、電圧遮断の場合に行なわれるようにリセ
ツトおよび読取サイクルが行なわれる。このよう
にして２進カウンタBzは２進シーケンス000……
０を有し、一方ビツトシフトレジスタBSRおよ
びワードシフトレジスタWSRは100……０にされ
る。
Hs中の蓄積トランジスタはカウント動作の開始
時および消去サイクルの過程中例えば論理ゼロを
表わす低い方のしきい値電圧（UDD）−値に設定
される。この後、電源電圧の再投入或はスイツチ
オン後、電圧遮断の場合に行なわれるようにリセ
ツトおよび読取サイクルが行なわれる。このよう
にして２進カウンタBzは２進シーケンス000……
０を有し、一方ビツトシフトレジスタBSRおよ
びワードシフトレジスタWSRは100……０にされ
る。
最初の読取動作の過程において主蓄積装置Hs
の内容はビツト位置ｍ＋１乃至ｎに書込まれる。
さらに蓄積マトリツクスＭの第１のワードの内容
はビツトシフトレジスタBSR中に取込まれる。
クロツクによつてビツトシフトレジスタBSR中
に含まれた全情報は１つずつ論理的にシフトさ
れ、この過程において２進カウンタBzによつて
記録される。以下説明するようなカウントの方法
で取出すことのできる情報は完全に或は一部分だ
けが１で占められているワードから成つている。
完全に１で占められているワードの論理シフトに
続いて蓄積マトリツクスＭのそれぞれ次のワード
が読取られ、論理的にシフトされ、２進カウンタ
Bz中に書込まれる。少なくとも１個のゼロを有
するワードに続いてもはや次のワードへの切替え
は行なわれない。しかしながら蓄積マトリツクス
Ｍ中に存在するカウンタの読取による２進カウン
タ中の到達したカウンタの読みによつて正常のカ
ウント動作に切替られる。
の内容はビツト位置ｍ＋１乃至ｎに書込まれる。
さらに蓄積マトリツクスＭの第１のワードの内容
はビツトシフトレジスタBSR中に取込まれる。
クロツクによつてビツトシフトレジスタBSR中
に含まれた全情報は１つずつ論理的にシフトさ
れ、この過程において２進カウンタBzによつて
記録される。以下説明するようなカウントの方法
で取出すことのできる情報は完全に或は一部分だ
けが１で占められているワードから成つている。
完全に１で占められているワードの論理シフトに
続いて蓄積マトリツクスＭのそれぞれ次のワード
が読取られ、論理的にシフトされ、２進カウンタ
Bz中に書込まれる。少なくとも１個のゼロを有
するワードに続いてもはや次のワードへの切替え
は行なわれない。しかしながら蓄積マトリツクス
Ｍ中に存在するカウンタの読取による２進カウン
タ中の到達したカウンタの読みによつて正常のカ
ウント動作に切替られる。
さらにシーケンス制御装置は次のとおり設計さ
れている。すなわち、各カウントパルスに応答し
て書込み信号が第３の出力端子Ａ３に生じ、そこ
においてブスＢ１を通つて蓄積マトリツクスＭの
ゲート線GLおよび２進カウンタBzの入力端子が
各カウントパルスに続く書込パルスを供給され
る。
れている。すなわち、各カウントパルスに応答し
て書込み信号が第３の出力端子Ａ３に生じ、そこ
においてブスＢ１を通つて蓄積マトリツクスＭの
ゲート線GLおよび２進カウンタBzの入力端子が
各カウントパルスに続く書込パルスを供給され
る。
したがつて、各カウントパルスは２進カウンタ
Bzならびに蓄積マトリツクスＭ中に記録される。
蓄積マトリツクスＭにおいてはワードシフトレジ
スタWSRおよびビツトシフトレジスタBSRによ
つて選択された位置に対応する別の蓄積素子が先
行する蓄積素子の状態を取る。ビツトシフトレジ
スタBSRの新しい状態は１個の単一の“１”に
よつてワードシフトレジスタWSR中で特徴づけ
られるワード中に書込まれる。ビツトシフトレジ
スタBSRが一杯になると１はワードシフトレジ
スタWSR中でさらに１つの位置だけシフトされ、
ビツトシフトレジスタBSRは（100……０）とな
る。蓄積マトリツクスＭの全蓄積素子が書込まれ
た後、主蓄積装置Hsは蓄積マトリツクスＭと同
様に消去され、２進カウンタBz中に含まれてい
た情報は主蓄積装置Hs中に書込まれる。その後
ビツトシフトレジスタBSRおよびワードシフト
レジスタWSRは（100……０）にされる。
Bzならびに蓄積マトリツクスＭ中に記録される。
蓄積マトリツクスＭにおいてはワードシフトレジ
スタWSRおよびビツトシフトレジスタBSRによ
つて選択された位置に対応する別の蓄積素子が先
行する蓄積素子の状態を取る。ビツトシフトレジ
スタBSRの新しい状態は１個の単一の“１”に
よつてワードシフトレジスタWSR中で特徴づけ
られるワード中に書込まれる。ビツトシフトレジ
スタBSRが一杯になると１はワードシフトレジ
スタWSR中でさらに１つの位置だけシフトされ、
ビツトシフトレジスタBSRは（100……０）とな
る。蓄積マトリツクスＭの全蓄積素子が書込まれ
た後、主蓄積装置Hsは蓄積マトリツクスＭと同
様に消去され、２進カウンタBz中に含まれてい
た情報は主蓄積装置Hs中に書込まれる。その後
ビツトシフトレジスタBSRおよびワードシフト
レジスタWSRは（100……０）にされる。
前述の実施例においてはビツト的に書込まれ、
ワードオリエントされた方法で消去することがで
きる蓄積素子中に非揮発性蓄積が行なわれるもの
と仮定した。蓄積マトリツクスＭ中に1000或は
2000個の蓄積トランジスタを集積することは容易
に可能であるから、各段に蓄積トランジスタを使
用している前述の種類の２進カウンタに比較して
最大蓄積可能数は103倍に増加される。
ワードオリエントされた方法で消去することがで
きる蓄積素子中に非揮発性蓄積が行なわれるもの
と仮定した。蓄積マトリツクスＭ中に1000或は
2000個の蓄積トランジスタを集積することは容易
に可能であるから、各段に蓄積トランジスタを使
用している前述の種類の２進カウンタに比較して
最大蓄積可能数は103倍に増加される。
非揮発性の電気的にプログラム可能な蓄積素子
が１個のトランジスタの素子か２個のトランジス
タの素子かその何れを有するように設計されてい
るか、およびビツト的に消去されるように設計さ
れているのか行的に消去されるように設計されて
いるかによつて２進カウンタBzの全体の回路お
よびプログラムシーケンスは若干変更されなけれ
ばならない。
が１個のトランジスタの素子か２個のトランジス
タの素子かその何れを有するように設計されてい
るか、およびビツト的に消去されるように設計さ
れているのか行的に消去されるように設計されて
いるかによつて２進カウンタBzの全体の回路お
よびプログラムシーケンスは若干変更されなけれ
ばならない。
最も簡単な場合には蓄積マトリツクスＭの蓄積
素子はそれぞれ１個の蓄積トランジスタ、例えば
MNOS電界効果トランジスタで構成される。第
２図はそのような蓄積マトリツクスの回路の一部
分を示す。この蓄積マトリツクスＭは４個の蓄積
素子が示され、それぞれ１個のMNOS電界効果
トランジスタＴ１１，Ｔ１２，Ｔ２１，Ｔ２２を
具備している。MNOS電界効果トランジスタＴ
１１，Ｔ１２，Ｔ２１，Ｔ２２のゲート電極は行
的にワード線WL１，WL２に接続されている。
各トランジスタのソース電極はビツトシフトレジ
スタBSRのフリツプフロツプ素子FF１，FF２，
FF３，…の設定入力端子に列的に接続されてい
る。一方ドレイン電極は電圧UDDの電源に接続さ
れている。
素子はそれぞれ１個の蓄積トランジスタ、例えば
MNOS電界効果トランジスタで構成される。第
２図はそのような蓄積マトリツクスの回路の一部
分を示す。この蓄積マトリツクスＭは４個の蓄積
素子が示され、それぞれ１個のMNOS電界効果
トランジスタＴ１１，Ｔ１２，Ｔ２１，Ｔ２２を
具備している。MNOS電界効果トランジスタＴ
１１，Ｔ１２，Ｔ２１，Ｔ２２のゲート電極は行
的にワード線WL１，WL２に接続されている。
各トランジスタのソース電極はビツトシフトレジ
スタBSRのフリツプフロツプ素子FF１，FF２，
FF３，…の設定入力端子に列的に接続されてい
る。一方ドレイン電極は電圧UDDの電源に接続さ
れている。
第１図はこの発明によるカウンタの１実施例の
ブロツク図を示し、第２図はMNOS電界効果ト
ランジスタにより形成された蓄積素子を有する蓄
積マトリツクスを部分的に示す。 Ｍ……蓄積マトリツクス、Ａ……シーケンス制
御装置、Rs……リセツトパルス段、ER……消去
パルス段、Ｃ／Ｗ……書込パルス段、Hs……主
蓄積装置、Bz……２進カウンタ、MSB……最上
桁、LSB……最下桁、BSR……ビツトシフトレ
ジスタ、WSR……ワードシフトレジスタ、φ…
…クロツク、Ｕ，UDD……電源電圧、Sp……カウ
ントスタート信号、Cp……カウントパルス、FF
１，FF２，FF３……フリツプフロツプ。
ブロツク図を示し、第２図はMNOS電界効果ト
ランジスタにより形成された蓄積素子を有する蓄
積マトリツクスを部分的に示す。 Ｍ……蓄積マトリツクス、Ａ……シーケンス制
御装置、Rs……リセツトパルス段、ER……消去
パルス段、Ｃ／Ｗ……書込パルス段、Hs……主
蓄積装置、Bz……２進カウンタ、MSB……最上
桁、LSB……最下桁、BSR……ビツトシフトレ
ジスタ、WSR……ワードシフトレジスタ、φ…
…クロツク、Ｕ，UDD……電源電圧、Sp……カウ
ントスタート信号、Cp……カウントパルス、FF
１，FF２，FF３……フリツプフロツプ。
Claims (1)
- 【特許請求の範囲】 １ ビツト的に選択されることができる非揮発性
で電気的にプログラム可能な蓄積素子を具備する
蓄積マトリツクスと、 非揮発性で電気的にプログラム可能な蓄積素子
で構成される主蓄積装置と、 ２安定蓄積セルから構成されている２進カウン
タと、 クロツク制御されるシーケンス制御装置とを具
備し、このシーケンス制御装置は、 カウント動作の開始時は電源遮断の生じた後の
いずれかにおいて、前記２進カウンタをリセツト
するリセツト信号を出力させ、それに続いて前記
蓄積マトリツクス中に含まれている情報が前記２
進カウンタ中に書込まれる読取りサイクルの読取
りパルスを出力させる第１の出力と、 カウント動作の開始時に、前記蓄積マトリツク
スの蓄積素子を消去するための消去信号を出力
し、全てのカウントパルスの後に前記蓄積マトリ
ツクスの蓄積素子を消去するための第２の消去信
号を出力する第２の出力と、 各カウント段階において、前記２進カウンタの
入力にカウントパルスを供給し、前記蓄積マトリ
ツクスのゲート線に書込みパルスを供給する第３
の出力とを具備している非揮発性蓄積用カウンタ
において、 (a) 蓄積マトリツクスが、ワードシフトレジスタ
およびビツトシフトレジスタを介してビツト的
に選択された2m個の非揮発性で電気的にプログ
ラム可能な蓄積素子を具備し、 (b) ２進カウンタがｍ＋ｎの２安定蓄積セルを備
え、その最上桁ビツトから数えてｎ個の２安定
蓄積セルが主蓄積装置の非揮発性蓄積素子の一
つにそれぞれ結合され、 (c) クロツク制御されるシーケンス制御装置にお
いて、リセツト信号が前記２進カウンタ、前記
ビツトシフトレジスタ、および前記ワードシフ
トレジスタをリセツトし、読取りサイクルの読
取りパルスにより前記主蓄積装置および前記蓄
積マトリツクスの両者に含まれている情報が前
記２進カウンタに書込まれ、第１の消去信号が
前記主蓄積装置および前記蓄積マトリツクスの
両者の蓄積素子を消去し、各2mのカウントパル
スの後に第２の消去信号が生成されることを特
徴とする非揮発性蓄積用カウンタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3128127.3 | 1981-07-16 | ||
| DE19813128127 DE3128127A1 (de) | 1981-07-16 | 1981-07-16 | Zaehler mit nichtfluechtiger speicherung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5824243A JPS5824243A (ja) | 1983-02-14 |
| JPH0252894B2 true JPH0252894B2 (ja) | 1990-11-15 |
Family
ID=6137061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57124269A Granted JPS5824243A (ja) | 1981-07-16 | 1982-07-16 | 非揮発性蓄積用カウンタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4530108A (ja) |
| EP (1) | EP0070461B1 (ja) |
| JP (1) | JPS5824243A (ja) |
| DE (2) | DE3128127A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60244609A (ja) * | 1984-05-17 | 1985-12-04 | Mazda Motor Corp | 自動車のサスペンシヨン |
| JPS61243585A (ja) * | 1985-04-22 | 1986-10-29 | Anritsu Corp | 度数カウンタ |
| EP0257363A1 (de) * | 1986-08-04 | 1988-03-02 | Siemens Aktiengesellschaft | Verfahren und Anordnung zur Erhöhung der möglichen Zählvorgänge eines digitalen Zählers mit nichtflüchtiger Zählerstandsspeicherung |
| DE3627220A1 (de) * | 1986-08-11 | 1988-02-18 | Siemens Ag | Digitales schrittschaltwerk |
| JPS63149730A (ja) * | 1986-12-15 | 1988-06-22 | Mitsubishi Electric Corp | インクリメンタ |
| US5045841A (en) * | 1988-12-16 | 1991-09-03 | Shrock Richard A | Electronic thumbwheel switch |
| JPH05113929A (ja) * | 1991-10-22 | 1993-05-07 | Mitsubishi Electric Corp | マイクロコンピユータ |
| JPH1021146A (ja) * | 1996-06-28 | 1998-01-23 | Oki Electric Ind Co Ltd | 度数カウント装置 |
| US8291524B2 (en) * | 2005-12-20 | 2012-10-23 | S.C, Johnson & Son, Inc. | Clip for mounting a fluid delivery device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US1322869A (en) * | 1919-11-25 | A corpora | ||
| GB1245749A (en) * | 1968-01-26 | 1971-09-08 | Veeder Root Ltd | High speed counter with electromagnetically operated display |
| US3614751A (en) * | 1968-09-20 | 1971-10-19 | Hitachi Ltd | Memory circuit |
| BE789457A (fr) * | 1971-10-08 | 1973-01-15 | Zellweger S A Fabrique D App E | Procede et dispositif pour former des suites d'impulsions determinees, notamment pour installations de telecommande |
| US3820073A (en) * | 1972-09-22 | 1974-06-25 | Westinghouse Electric Corp | Solid state remote meter reading system having non-volatile data accumulation |
| JPS5754350Y2 (ja) * | 1977-01-06 | 1982-11-25 | ||
| JPS55153431A (en) * | 1979-05-18 | 1980-11-29 | Matsushita Electric Ind Co Ltd | Analog memory |
| DE2929079B1 (de) * | 1979-07-18 | 1980-10-02 | Siemens Ag | Schaltungsanordnung zur Erkennung vorgegebener Binaerwerte bestimmter Mindestdauer |
| US4347587A (en) * | 1979-11-23 | 1982-08-31 | Texas Instruments Incorporated | Semiconductor integrated circuit memory device with both serial and random access arrays |
-
1981
- 1981-07-16 DE DE19813128127 patent/DE3128127A1/de not_active Withdrawn
-
1982
- 1982-06-16 US US06/388,852 patent/US4530108A/en not_active Expired - Fee Related
- 1982-07-08 DE DE8282106102T patent/DE3271645D1/de not_active Expired
- 1982-07-08 EP EP82106102A patent/EP0070461B1/de not_active Expired
- 1982-07-16 JP JP57124269A patent/JPS5824243A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| EP0070461A2 (de) | 1983-01-26 |
| JPS5824243A (ja) | 1983-02-14 |
| DE3271645D1 (en) | 1986-07-17 |
| US4530108A (en) | 1985-07-16 |
| EP0070461A3 (en) | 1984-10-24 |
| DE3128127A1 (de) | 1983-02-03 |
| EP0070461B1 (de) | 1986-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6396744B1 (en) | Flash memory with dynamic refresh | |
| JP2862209B2 (ja) | 読み出し／書き込みメモリのプログラム可能寿命を延長する方法及び長寿命読み出し専用メモリ | |
| JP3114630B2 (ja) | 不揮発性半導体メモリおよび書込み読出し方法 | |
| US7616508B1 (en) | Flash-based FPGA with secure reprogramming | |
| US5210716A (en) | Semiconductor nonvolatile memory | |
| JPH0252894B2 (ja) | ||
| JP3193810B2 (ja) | 不揮発性半導体記憶装置及びその試験方法 | |
| JPS6053000A (ja) | 集積メモリ回路 | |
| US5880992A (en) | Electrically erasable and programmable read only memory | |
| JPH0248999B2 (ja) | ||
| JPH03222196A (ja) | 不揮発性半導体記憶装置 | |
| US20070285992A1 (en) | Semiconductor memory device and method of controlling semiconductor memory device | |
| US6768675B1 (en) | Stack-gate flash memory array | |
| JPH06309885A (ja) | 電気的に書換え可能な不揮発性メモリ | |
| KR100486132B1 (ko) | Ecc를이용한신속한데이터프로그래밍및소거기능을가지는불휘발성반도체기억장치 | |
| JP2000090686A (ja) | 不揮発性メモリの書き換え回数の計数回路 | |
| US5305255A (en) | Non-destructive readout ferroelectric memory cell | |
| JP2009064494A (ja) | メモリ制御回路、半導体集積回路、不揮発性メモリのベリファイ方法 | |
| JPS63244499A (ja) | 半導体装置 | |
| JPH0338679B2 (ja) | ||
| JP3796063B2 (ja) | 不揮発性メモリの書き込み回路 | |
| JPH02103798A (ja) | 書換え可能な半導体記憶装置 | |
| JPS634498A (ja) | メモリ装置 | |
| JPH02239497A (ja) | 不揮発性半導体メモリ素子およびメモリシステム | |
| JPH05143470A (ja) | Ｅｅｐｒｏｍにおけるデータ書き込み方法 |