JPS6345657A - 仮想計算機システムにおける仮想記憶制御方式 - Google Patents
仮想計算機システムにおける仮想記憶制御方式Info
- Publication number
- JPS6345657A JPS6345657A JP61188628A JP18862886A JPS6345657A JP S6345657 A JPS6345657 A JP S6345657A JP 61188628 A JP61188628 A JP 61188628A JP 18862886 A JP18862886 A JP 18862886A JP S6345657 A JPS6345657 A JP S6345657A
- Authority
- JP
- Japan
- Prior art keywords
- virtual
- real
- address
- memory management
- memory control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 17
- 230000006870 function Effects 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 24
- 230000011218 segmentation Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、仮想計算機システムにおける仮想記憶制御方
式に関するものである。
式に関するものである。
従来の仮想計算機システムにおける仮想記憶制御方式に
ついて第３図をもとに説明する。仮想計算機ｃ以下、ゲ
ストという）の仮想アドレス（３０１）はゲストの主記
憶に格納されているゲスト変換テーブルを用いた変換を
受ける（■）。
ついて第３図をもとに説明する。仮想計算機ｃ以下、ゲ
ストという）の仮想アドレス（３０１）はゲストの主記
憶に格納されているゲスト変換テーブルを用いた変換を
受ける（■）。
ゲストのプレフィックス変換を適用した後、ゲストの絶
対主記憶アドレス（３０２ｉ得る。このアドレスがＬ１
で示された許容範囲内にあることを検証し２次いで”Ｎ
″で示したオフセット？加えて、実計算機Ｃ以下、ホス
トという）の仮想アドレス（３０３）へ変換する。■で
示されるようにホストの仮想アドレスは＝ホストの変換
テーブルを用いてホストの絶対アドレス（３０４）への
変換を受ける。以上は、１日経エレクトロニクス１９８
４．４．２３ （階３４１）ページ２０７〜２３３「シ
ステム／３７０拡張アーキテクチヤの仮想計算機」”に
出典されている。
対主記憶アドレス（３０２ｉ得る。このアドレスがＬ１
で示された許容範囲内にあることを検証し２次いで”Ｎ
″で示したオフセット？加えて、実計算機Ｃ以下、ホス
トという）の仮想アドレス（３０３）へ変換する。■で
示されるようにホストの仮想アドレスは＝ホストの変換
テーブルを用いてホストの絶対アドレス（３０４）への
変換を受ける。以上は、１日経エレクトロニクス１９８
４．４．２３ （階３４１）ページ２０７〜２３３「シ
ステム／３７０拡張アーキテクチヤの仮想計算機」”に
出典されている。
上述した従来の仮想計算機システムにおける仮想記憶制
御方式は、仮想計算機のオペレーティングシステムの仮
想記憶管理機能による仮想アドレス変換を行った後、さ
らに仮想計算機システム用のオペレーティングシステム
の仮想記憶管理機能で再度仮想アドレス変換を行わなけ
ればならず、即ち、二段階のアドレス変換を行わなけれ
ばならないため実行性能が低下するという欠点があった
。
御方式は、仮想計算機のオペレーティングシステムの仮
想記憶管理機能による仮想アドレス変換を行った後、さ
らに仮想計算機システム用のオペレーティングシステム
の仮想記憶管理機能で再度仮想アドレス変換を行わなけ
ればならず、即ち、二段階のアドレス変換を行わなけれ
ばならないため実行性能が低下するという欠点があった
。
本発明による仮想計算機システムにおける仮想記憶制御
方式は、仮想記憶管理機能を有する計算機システムのう
ち、同一種類のオペレーティングシステムの動作する該
計算機システム全１つの実計算機システムで複数動作さ
せる仮想計算機システムの仮想記憶制御方式において。
方式は、仮想記憶管理機能を有する計算機システムのう
ち、同一種類のオペレーティングシステムの動作する該
計算機システム全１つの実計算機システムで複数動作さ
せる仮想計算機システムの仮想記憶制御方式において。
前記複数の計算機システムの前記オペレーティングシス
テムの前記仮想記憶管理機能をセグメンテーション方式
のシステム共有アドレス空間に置いて共用させる共用手
段と、共用された前記仮想記憶管理機能により各々の前
記オペレーティングシステムの仮想アドレス金実アドレ
スにアドレス変換する動的アドレス変換手段と。
テムの前記仮想記憶管理機能をセグメンテーション方式
のシステム共有アドレス空間に置いて共用させる共用手
段と、共用された前記仮想記憶管理機能により各々の前
記オペレーティングシステムの仮想アドレス金実アドレ
スにアドレス変換する動的アドレス変換手段と。
前記動的アドレス変換手段によって得られた実記憶の実
アドレスを実記憶管理表に゛もとづき一元管理する実記
憶管理手段とを有し、一段階の仮想アドレス水動的アド
レス変換のみで実記憶の実アドレスが得られることを特
徴とする。
アドレスを実記憶管理表に゛もとづき一元管理する実記
憶管理手段とを有し、一段階の仮想アドレス水動的アド
レス変換のみで実記憶の実アドレスが得られることを特
徴とする。
次に１図面を用いて本発明の詳細な説明する。
本発明の一実施例を示す第１図を参照すると。
本実施例の仮想計算機システム１は実記憶６と仮想計算
機ＡおよびＢｉ含む。仮想計算機ＡおよびＢはそれぞれ
オペレーティングシステム２および３？含む。仮想記憶
管理機能共用手段４と、動的アドレス変換手段間、実記
憶管理手段５１および実記憶管理表５２からなる仮想記
憶管理部５とが仮想計算機ＡおよびＢで共用される。
機ＡおよびＢｉ含む。仮想計算機ＡおよびＢはそれぞれ
オペレーティングシステム２および３？含む。仮想記憶
管理機能共用手段４と、動的アドレス変換手段間、実記
憶管理手段５１および実記憶管理表５２からなる仮想記
憶管理部５とが仮想計算機ＡおよびＢで共用される。
本実施例においては、仮想計算機システム上で動作する
仮想計算機すなわちオペレーティングシステムを２つし
か有していないが、２つ以上あってもよい。
仮想計算機すなわちオペレーティングシステムを２つし
か有していないが、２つ以上あってもよい。
本実施例において、仮想記憶管理機能共用手段４は、仮
想記憶管理部５をオペレーティングシステム２および３
が仮想計算機システム１上で共用できるように、セグメ
ンテーション方式を使用してオペレーティングシステム
２および３のシステム共有アドレス空間上に位置づける
。
想記憶管理部５をオペレーティングシステム２および３
が仮想計算機システム１上で共用できるように、セグメ
ンテーション方式を使用してオペレーティングシステム
２および３のシステム共有アドレス空間上に位置づける
。
即ち、オペレーティングシステム２で作成された実記憶
管理手段５１および実記憶管理表５２０アドレス空間と
オペレーティングシステム３で作成された実記憶管理手
段５１および実記憶管理表５２のアドレス空間と金同じ
にしておくことにより、オペレーティングシステム２お
よび３で仮想記憶管理部５は共用可能となる。
管理手段５１および実記憶管理表５２０アドレス空間と
オペレーティングシステム３で作成された実記憶管理手
段５１および実記憶管理表５２のアドレス空間と金同じ
にしておくことにより、オペレーティングシステム２お
よび３で仮想記憶管理部５は共用可能となる。
これにより、仮想記憶管理部５は、オペレーティングシ
ステム２の仮想アドレス加、あるいはオペレーティング
システム３の仮想アドレス３１人力し、アドレス変換を
行う。
ステム２の仮想アドレス加、あるいはオペレーティング
システム３の仮想アドレス３１人力し、アドレス変換を
行う。
動的アドレス変換手段間は、オペレーティングシステム
２の仮想アドレス２０ヲ入力し、セグメンテーション・
ベージング方式でアドレス変換を行う。アドレス変換の
結果、実記憶６に存在したら実アドレス６０ヲ直接アク
セスする。実記憶６に存在しなかったら実記憶管理手段
５１にその旨を通知する。
２の仮想アドレス２０ヲ入力し、セグメンテーション・
ベージング方式でアドレス変換を行う。アドレス変換の
結果、実記憶６に存在したら実アドレス６０ヲ直接アク
セスする。実記憶６に存在しなかったら実記憶管理手段
５１にその旨を通知する。
実記憶管理手段５１は、４にバイトページ毎に実記憶６
の実アドレスの使用／未使用を管理している実記憶管理
表５２ヲもとに未使用の実ページを割り当て、そこに仮
想アドレスで指定されるデータ等を二次記憶装置からロ
ードする。割り当てられた実記憶管理表５２の実ページ
は「使用」状態となる。未使用の実ページがなければ。
の実アドレスの使用／未使用を管理している実記憶管理
表５２ヲもとに未使用の実ページを割り当て、そこに仮
想アドレスで指定されるデータ等を二次記憶装置からロ
ードする。割り当てられた実記憶管理表５２の実ページ
は「使用」状態となる。未使用の実ページがなければ。
「使用」状態の実ページのうち、最近もっとも使用され
ていない実ページを探し、その実ページを二次記憶装置
に実記憶６からはき出した後。
ていない実ページを探し、その実ページを二次記憶装置
に実記憶６からはき出した後。
その実ページを未使用ページとし、上記未使用ページの
場合の動作を行う。その後、再度上記の動的アドレス変
換手段（資）からやシ直す。
場合の動作を行う。その後、再度上記の動的アドレス変
換手段（資）からやシ直す。
次に、第２図を参照して、システム共有アドレス空間上
に置かれる仮想記憶管理部５の共用手段である仮想記憶
管理機能共用手段４について、詳細な動作を説明する。
に置かれる仮想記憶管理部５の共用手段である仮想記憶
管理機能共用手段４について、詳細な動作を説明する。
仮想計算機ＡのプロセスＡおよびＢは、システム共有セ
グメントであるセグメントＳ−１の仮想記憶管理部５を
使用して動作する。このために、セグメン） Ｓ−１は
プロセスＡにより ＩＪンクされているセグメント表表
示語列５ＴＷＡ−Ａのに番目のエントリからセグメント
表５Ｔ−１１へリンクされ、さらにセグメント表５Ｔ−
８（２）ｎ番目のエントリからリンクされている。セグ
メント表５Ｔ−３のｎ番目のエントリにはセグメントの
属性としてシステム共有セグメントであることを定義し
である。同様に、プロセスＢについても。
グメントであるセグメントＳ−１の仮想記憶管理部５を
使用して動作する。このために、セグメン） Ｓ−１は
プロセスＡにより ＩＪンクされているセグメント表表
示語列５ＴＷＡ−Ａのに番目のエントリからセグメント
表５Ｔ−１１へリンクされ、さらにセグメント表５Ｔ−
８（２）ｎ番目のエントリからリンクされている。セグ
メント表５Ｔ−３のｎ番目のエントリにはセグメントの
属性としてシステム共有セグメントであることを定義し
である。同様に、プロセスＢについても。
プロセスＢによりリンクされているセグメント表表示語
列５ＴＷＡ−Ｂのｋ（セグメント表表示語列５ＴＷＡ−
Ａのｋと同一値）番目の二ン） ＩＪからセグメント表
５Ｔ−８がリンクされている。
列５ＴＷＡ−Ｂのｋ（セグメント表表示語列５ＴＷＡ−
Ａのｋと同一値）番目の二ン） ＩＪからセグメント表
５Ｔ−８がリンクされている。
仮想計算機ＢのプロセスＸおよびＹも仮想計算機Ａのプ
ロセスＡおよびＢと同じ仮想記憶管理部５を使用させる
ために、即ち、セグメントＳ−１’ｉアクセスできるよ
うに、プロセスＸによりリンクされているセグメント表
表示語列５ＴＷＡ−Ｘのｋ（セグメント表表示語列Ｓ
ＴＷＡ −Ａの１くと同一値）番目のエントリからセグ
メント表５Ｔ−８がリンクされている。同様に、プロセ
スＹについても、プロセスＹによりリンクされているセ
グメント表表示語列５ＴＷＡ−ｙのｋ（セグメント表表
示語列５ＴＷＡ−Ａのｋと同一値）番目のエントリから
５Ｔ−８がリンクされている。
ロセスＡおよびＢと同じ仮想記憶管理部５を使用させる
ために、即ち、セグメントＳ−１’ｉアクセスできるよ
うに、プロセスＸによりリンクされているセグメント表
表示語列５ＴＷＡ−Ｘのｋ（セグメント表表示語列Ｓ
ＴＷＡ −Ａの１くと同一値）番目のエントリからセグ
メント表５Ｔ−８がリンクされている。同様に、プロセ
スＹについても、プロセスＹによりリンクされているセ
グメント表表示語列５ＴＷＡ−ｙのｋ（セグメント表表
示語列５ＴＷＡ−Ａのｋと同一値）番目のエントリから
５Ｔ−８がリンクされている。
なお、セグメントＡ−１，Ｂ−１，Ｘ−１，Ｙ−１はそ
れぞれプロセスＡ、Ｂ、Ｘ、Ｙの固有セグメントであり
、セグメントＡＢ−１，ＸＹ−１はそれぞれプロセスＡ
およびＢ、プロセスＸおよびＹの共有セグメントである
。
れぞれプロセスＡ、Ｂ、Ｘ、Ｙの固有セグメントであり
、セグメントＡＢ−１，ＸＹ−１はそれぞれプロセスＡ
およびＢ、プロセスＸおよびＹの共有セグメントである
。
以上説明した様に１本発明によれば、仮想記憶管理機能
を複数のオペレーティングシステムで共用することによ
り、一段階の動的アドレス変換で実アドレスを得ること
ができるため、仮想計算機システム上で動作す右場合で
も、実行性能が実計算機システムで動作する場合と同じ
になるという効果がある。
を複数のオペレーティングシステムで共用することによ
り、一段階の動的アドレス変換で実アドレスを得ること
ができるため、仮想計算機システム上で動作す右場合で
も、実行性能が実計算機システムで動作する場合と同じ
になるという効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例のブロック図、第１・・・仮
想計算機シ′ステム、２，３・・・オペレーティングシ
ステム、４・・・仮想記憶管理機能共用手段、５・・・
仮想記憶管理部、６・・・実記憶、 ２０．３０・・・
仮想アドレス、５０・・・動的アドレス変換手段、５１
・・・実記憶管理手段、５２・・・実記憶管理表、６０
・・・実アドレス。 郁Ｕ番訂１１Ｌ儂シスアム 第３図
想計算機シ′ステム、２，３・・・オペレーティングシ
ステム、４・・・仮想記憶管理機能共用手段、５・・・
仮想記憶管理部、６・・・実記憶、 ２０．３０・・・
仮想アドレス、５０・・・動的アドレス変換手段、５１
・・・実記憶管理手段、５２・・・実記憶管理表、６０
・・・実アドレス。 郁Ｕ番訂１１Ｌ儂シスアム 第３図
Claims (1)
- １、仮想記憶管理機能を有する計算機システムのうち、
同一種類のオペレーティングシステムの動作する該計算
機システムを１つの実計算機システムで複数動作させる
仮想計算機システムの仮想記憶制御方式において、前記
複数の計算機システムの前記オペレーティングシステム
の前記仮想記憶管理機能をセグメンテーション方式のシ
ステム共有アドレス空間に置いて共用させる共用手段と
、共用された前記仮想記憶管理機能により各々の前記オ
ペレーティングシステムの仮想アドレスを実アドレスに
アドレス変換する動的アドレス変換手段と、前記動的ア
ドレス変換手段によって得られた実記憶の実アドレスを
実記憶管理表とにもとづき一元管理する実記憶管理手段
とを有し、一段階の仮想アドレスの動的アドレス変換の
みで実記憶の実アドレスが得られることを特徴とする仮
想計算機システムにおける仮想記憶制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61188628A JPH0740249B2 (ja) | 1986-08-13 | 1986-08-13 | 仮想計算機システムにおける仮想記憶制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61188628A JPH0740249B2 (ja) | 1986-08-13 | 1986-08-13 | 仮想計算機システムにおける仮想記憶制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6345657A true JPS6345657A (ja) | 1988-02-26 |
| JPH0740249B2 JPH0740249B2 (ja) | 1995-05-01 |
Family
ID=16227020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61188628A Expired - Lifetime JPH0740249B2 (ja) | 1986-08-13 | 1986-08-13 | 仮想計算機システムにおける仮想記憶制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740249B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619153A (en) * | 1979-07-25 | 1981-02-23 | Fujitsu Ltd | Virtual computer system |
-
1986
- 1986-08-13 JP JP61188628A patent/JPH0740249B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619153A (en) * | 1979-07-25 | 1981-02-23 | Fujitsu Ltd | Virtual computer system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0740249B2 (ja) | 1995-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6286092B1 (en) | Paged based memory address translation table update method and apparatus | |
| US5652853A (en) | Multi-zone relocation facility computer memory system | |
| JP3510042B2 (ja) | データベース管理方法及びシステム | |
| US5584042A (en) | Dynamic I/O data address relocation facility | |
| US5077654A (en) | Virtual machine system which translates virtual address from a selected virtual machine into real address of main storage | |
| US3778776A (en) | Electronic computer comprising a plurality of general purpose registers and having a dynamic relocation capability | |
| JP2001134526A (ja) | 論理区画クラスタに資源を割り当てる方法および装置 | |
| JPH0195347A (ja) | アドレス変換方式 | |
| JPS6345657A (ja) | 仮想計算機システムにおける仮想記憶制御方式 | |
| JP2522161B2 (ja) | 仮想計算機システムにおけるボリュ―ム資源管理方式 | |
| JPS6327740B2 (ja) | ||
| JP2000235551A (ja) | データベース並列検索制御方法および記録媒体 | |
| JPS6269321A (ja) | プロセススイツチ方式 | |
| JPS6143743B2 (ja) | ||
| JPH01140342A (ja) | 仮想計算機システム | |
| JP2507399B2 (ja) | デ―タベ―ス装置 | |
| JPS588336A (ja) | デ−タ転送方法 | |
| JPH03161852A (ja) | メモリ制御装置 | |
| JPS6143744B2 (ja) | ||
| JPS62160545A (ja) | 直接アクセス記憶装置の未使用領域管理方式 | |
| JPH0198043A (ja) | 動的リンク制御方式 | |
| JPS622337A (ja) | メモリ拡張方式 | |
| JPH0740227B2 (ja) | デ−タのオ−バレイセグメント割当て方式 | |
| JPS6273346A (ja) | アドレス変換装置 | |
| JPH0553886A (ja) | テーブルアクセス管理方式 |