JPH0740249B2 - 仮想計算機システムにおける仮想記憶制御方式 - Google Patents
仮想計算機システムにおける仮想記憶制御方式Info
- Publication number
- JPH0740249B2 JPH0740249B2 JP61188628A JP18862886A JPH0740249B2 JP H0740249 B2 JPH0740249 B2 JP H0740249B2 JP 61188628 A JP61188628 A JP 61188628A JP 18862886 A JP18862886 A JP 18862886A JP H0740249 B2 JPH0740249 B2 JP H0740249B2
- Authority
- JP
- Japan
- Prior art keywords
- virtual
- real
- address
- memory management
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、仮想計算機システムにおける仮想記憶制御方
式に関するものである。
式に関するものである。
従来の仮想計算機システムにおける仮想記憶制御方式に
ついて第３図をもとに説明する。仮想計算機（以下、ゲ
ストという）の仮想アドレス（301）はゲストの主記憶
に格納されているゲスト変換テーブルを用いた変換を受
ける（Ｉ）。ゲストのプレフィックス変換を適用した
後、ゲストの絶対主記憶アドレス（302）を得る。この
アドレスが“L"で示された許容範囲内にあることを検証
し、次いで“N"で示したオフセットを加えて、実計算機
（以下、ホストという）の仮想アドレス（303）へ変換
する。IIで示されるようにホストの仮想アドレスは、ホ
ストの変換テーブルを用いてホストの絶対アドレス（30
4）への変換を受ける。尚、本明細書では、ホストの絶
対アドレス（304）のことを単に「実アドレス」とも呼
ぶことにする。以上は、“日経エレクトロニクス 198
4.4.23（No.341）ページ207〜233「システム/370拡張ア
ーキテクチャの仮想計算機」”に出典されている。
ついて第３図をもとに説明する。仮想計算機（以下、ゲ
ストという）の仮想アドレス（301）はゲストの主記憶
に格納されているゲスト変換テーブルを用いた変換を受
ける（Ｉ）。ゲストのプレフィックス変換を適用した
後、ゲストの絶対主記憶アドレス（302）を得る。この
アドレスが“L"で示された許容範囲内にあることを検証
し、次いで“N"で示したオフセットを加えて、実計算機
（以下、ホストという）の仮想アドレス（303）へ変換
する。IIで示されるようにホストの仮想アドレスは、ホ
ストの変換テーブルを用いてホストの絶対アドレス（30
4）への変換を受ける。尚、本明細書では、ホストの絶
対アドレス（304）のことを単に「実アドレス」とも呼
ぶことにする。以上は、“日経エレクトロニクス 198
4.4.23（No.341）ページ207〜233「システム/370拡張ア
ーキテクチャの仮想計算機」”に出典されている。
周知のように、仮想記憶管理機能（仮想記憶管理部）に
は２種類ある。１つは仮想計算機のオペレーティングシ
ステム（以下、ゲストOSと略称する）の仮想記憶管理機
能であり、他の１つは仮想計算機システム用のオペレー
ティングシステム（これは、仮想計算機モニターと呼ば
れ、以下、VMMと略称する）の仮想記憶管理機能であ
る。
は２種類ある。１つは仮想計算機のオペレーティングシ
ステム（以下、ゲストOSと略称する）の仮想記憶管理機
能であり、他の１つは仮想計算機システム用のオペレー
ティングシステム（これは、仮想計算機モニターと呼ば
れ、以下、VMMと略称する）の仮想記憶管理機能であ
る。
上述した従来の仮想計算機システムにおける仮想記憶管
理制御方式は、ゲストOSの仮想記憶管理機能による仮想
アドレス変換を行った後、さらにVMMの仮想記憶管理機
能で再度アドレス変換を行わなければならず、即ち、二
段階のアドレス変換を行わなければならないため実行性
能が低下するという欠点があった。
理制御方式は、ゲストOSの仮想記憶管理機能による仮想
アドレス変換を行った後、さらにVMMの仮想記憶管理機
能で再度アドレス変換を行わなければならず、即ち、二
段階のアドレス変換を行わなければならないため実行性
能が低下するという欠点があった。
したがって、本発明の目的は、上記ゲストOSの仮想記憶
管理機能（仮想記憶管理部）を共用させることにより、
一段階の仮想アドレスの動的アドレス変換のみで実記憶
の実アドレスを得られるようにした、仮想計算機システ
ムにおける仮想記憶管理方式を提供することにある。
管理機能（仮想記憶管理部）を共用させることにより、
一段階の仮想アドレスの動的アドレス変換のみで実記憶
の実アドレスを得られるようにした、仮想計算機システ
ムにおける仮想記憶管理方式を提供することにある。
本発明による仮想計算機システムにおける仮想記憶管理
方式は、動的アドレス変換手段、実記憶管理手段および
実記憶管理表からなる仮想記憶管理部を有する計算機シ
ステムのうち、同一種類のオペレーティングシステムの
動作する該計算機システムを１つの実計算機システムで
複数動作させる仮想計算機システムの仮想記憶制御方式
において、前記複数の計算機システムの前記オペレーテ
ィングシステムの前記仮想記憶管理部をセグメンテーシ
ョン方式のシステム共有アドレス空間に置いて共用させ
る共用手段を備え、共用された前記仮想記憶管理部は、
各々の前記オペレーティングシステムの仮想アドレスを
実アドレスにアドレス変換する前記動的アドレス変換手
段と、前記動的アドレス変換手段によって得られた実記
憶の実アドレスを前記実記憶管理表にもとづき一元管理
する前記実記憶管理手段とを有し、一段階の仮想アドレ
スの動的アドレス変換のみで実記憶の実アドレスが得ら
れることを特徴とする。
方式は、動的アドレス変換手段、実記憶管理手段および
実記憶管理表からなる仮想記憶管理部を有する計算機シ
ステムのうち、同一種類のオペレーティングシステムの
動作する該計算機システムを１つの実計算機システムで
複数動作させる仮想計算機システムの仮想記憶制御方式
において、前記複数の計算機システムの前記オペレーテ
ィングシステムの前記仮想記憶管理部をセグメンテーシ
ョン方式のシステム共有アドレス空間に置いて共用させ
る共用手段を備え、共用された前記仮想記憶管理部は、
各々の前記オペレーティングシステムの仮想アドレスを
実アドレスにアドレス変換する前記動的アドレス変換手
段と、前記動的アドレス変換手段によって得られた実記
憶の実アドレスを前記実記憶管理表にもとづき一元管理
する前記実記憶管理手段とを有し、一段階の仮想アドレ
スの動的アドレス変換のみで実記憶の実アドレスが得ら
れることを特徴とする。
次に、図面を用いて本発明の実施例を説明する。
本発明の一実施例を示す第１図を参照すると、本実施例
の仮想計算機システム１は実記憶６と仮想計算機Ａおよ
びＢを含む。仮想計算機ＡおよびＢはそれぞれオペレー
ティングシステム２および３を含む。仮想記憶管理機能
共用手段４と仮想記憶管理部５とが仮想計算機Ａおよび
Ｂで共用される。仮想記憶管理部５は、動的アドレス変
換手段50、実記憶管理手段51および実記憶管理表52から
なる。
の仮想計算機システム１は実記憶６と仮想計算機Ａおよ
びＢを含む。仮想計算機ＡおよびＢはそれぞれオペレー
ティングシステム２および３を含む。仮想記憶管理機能
共用手段４と仮想記憶管理部５とが仮想計算機Ａおよび
Ｂで共用される。仮想記憶管理部５は、動的アドレス変
換手段50、実記憶管理手段51および実記憶管理表52から
なる。
本実施例においては、仮想計算機システム上で動作する
仮想計算機すなわちオペレーティングシステムを２つし
か有していないが、２つ以上あってもよい。
仮想計算機すなわちオペレーティングシステムを２つし
か有していないが、２つ以上あってもよい。
本実施例において、仮想記憶管理機能共用手段４は、仮
想記憶管理部５をオペレーティングシステム２および３
が仮想計算機システム１上で共用できるように、セグメ
ンテーション方式を使用してオペレーティングシステム
２および３のシステム共用アドレス空間上に位置づけ
る。即ち、オペレーティングシステム２で作成された動
的アドレス変換手段50、実記憶管理手段51および実記憶
管理表52が記憶されている仮想アドレス空間と管理対象
の仮想／実アドレス空間と、オペレーティングシステム
３で作成された動的アドレス変換手段50、実記憶管理手
段51および実記憶管理表52が記憶されている仮想アドレ
ス空間と管理対象の仮想／実アドレス空間とを同じにし
ておくことにより、オペレーティングシステム２および
３で仮想記憶管理部５は共用可能となる。
想記憶管理部５をオペレーティングシステム２および３
が仮想計算機システム１上で共用できるように、セグメ
ンテーション方式を使用してオペレーティングシステム
２および３のシステム共用アドレス空間上に位置づけ
る。即ち、オペレーティングシステム２で作成された動
的アドレス変換手段50、実記憶管理手段51および実記憶
管理表52が記憶されている仮想アドレス空間と管理対象
の仮想／実アドレス空間と、オペレーティングシステム
３で作成された動的アドレス変換手段50、実記憶管理手
段51および実記憶管理表52が記憶されている仮想アドレ
ス空間と管理対象の仮想／実アドレス空間とを同じにし
ておくことにより、オペレーティングシステム２および
３で仮想記憶管理部５は共用可能となる。
ここで、本発明ではセグメンテーション方式を採用し、
ページング方式を採用しなかった理由について説明す
る。周知のように、ページング方式はプログラムを一定
サイズのページに分割し、主記憶への割付けをページ単
位に行う方式である。このため、各ゲストOSの仮想アド
レス空間が同一となる。ページング方式では、アドレス
変換を行う時にどのゲストOSのDATテーブルかを判断し
ながらアドレス変換する必要があり、オーバーヘッドが
増加する。これに対して、セグメンテーション方式は、
仮想アドレス空間が、プログラマが定めた論理的な意味
合いをもつ可変のセグメントに分割され、このセグメン
トを単位に主記憶の割付けを行う方式である。仮想アド
レスは、セグメント番号とセグメント内の相対番号から
なる２次元アドレスで表される。このため、２次元のア
ドレス空間に“ゲストOS共有アドレス空間”および“ゲ
ストOS下のゲストアプリケーション専用アドレス空間”
を設定できる。この結果、セグメンテーション方式を採
用すると、実計算機と同一のアドレス変換（一段階の変
換）となり、性能低下がない。
ページング方式を採用しなかった理由について説明す
る。周知のように、ページング方式はプログラムを一定
サイズのページに分割し、主記憶への割付けをページ単
位に行う方式である。このため、各ゲストOSの仮想アド
レス空間が同一となる。ページング方式では、アドレス
変換を行う時にどのゲストOSのDATテーブルかを判断し
ながらアドレス変換する必要があり、オーバーヘッドが
増加する。これに対して、セグメンテーション方式は、
仮想アドレス空間が、プログラマが定めた論理的な意味
合いをもつ可変のセグメントに分割され、このセグメン
トを単位に主記憶の割付けを行う方式である。仮想アド
レスは、セグメント番号とセグメント内の相対番号から
なる２次元アドレスで表される。このため、２次元のア
ドレス空間に“ゲストOS共有アドレス空間”および“ゲ
ストOS下のゲストアプリケーション専用アドレス空間”
を設定できる。この結果、セグメンテーション方式を採
用すると、実計算機と同一のアドレス変換（一段階の変
換）となり、性能低下がない。
仮想記憶管理部５は、オペレーティングシステム２の仮
想アドレス20、あるいはオペレーティングシステム３の
仮想アドレス30を入力し、アドレス変換を行う。ここ
で、仮想記憶管理部５は、VMMとは相違することに注意
願います。その理由は、VMMがゲストOSの仮想アドレス
を直接入力することができないことから明白である。
想アドレス20、あるいはオペレーティングシステム３の
仮想アドレス30を入力し、アドレス変換を行う。ここ
で、仮想記憶管理部５は、VMMとは相違することに注意
願います。その理由は、VMMがゲストOSの仮想アドレス
を直接入力することができないことから明白である。
動的アドレス変換手段50は、オペレーティングシステム
２の仮想アドレス20を入力し、セグメンテーション・ペ
ージング方式でアドレス変換を行う。同様に、動的アド
レス変換手段50は、オペレーティングシステム３の仮想
アドレス30を入力し、セグメンテーション・ページング
方式でアドレス変換を行う。アドレス変換の結果、実記
憶６に存在したら実アドレス60で、直接、実記憶６をア
クセスする。実記憶６に存在しなかったら実記憶管理手
段51にその旨を通知する。
２の仮想アドレス20を入力し、セグメンテーション・ペ
ージング方式でアドレス変換を行う。同様に、動的アド
レス変換手段50は、オペレーティングシステム３の仮想
アドレス30を入力し、セグメンテーション・ページング
方式でアドレス変換を行う。アドレス変換の結果、実記
憶６に存在したら実アドレス60で、直接、実記憶６をア
クセスする。実記憶６に存在しなかったら実記憶管理手
段51にその旨を通知する。
実記憶管理手段51は、4Kバイトページ毎に実記憶６の実
アドレスの使用／未使用を管理している実記憶管理表52
をもとに未使用の実ページを割り当て、そこに仮想アド
レスで指定されるデータ等を二次記憶装置からロードす
る。割り当てられた実記憶管理表52の実ページは「使
用」状態となる。未使用の実ページがなければ、「使
用」状態の実ページのうち、最近もっとも使用されてい
ない実ページを探し、その実ページを二次記憶装置に実
記憶６からはき出した後、その実ページを未使用ページ
とし、上記未使用ページの場合の動作を行う、その後、
再度上記の動的アドレス変換手段50からやり直す。
アドレスの使用／未使用を管理している実記憶管理表52
をもとに未使用の実ページを割り当て、そこに仮想アド
レスで指定されるデータ等を二次記憶装置からロードす
る。割り当てられた実記憶管理表52の実ページは「使
用」状態となる。未使用の実ページがなければ、「使
用」状態の実ページのうち、最近もっとも使用されてい
ない実ページを探し、その実ページを二次記憶装置に実
記憶６からはき出した後、その実ページを未使用ページ
とし、上記未使用ページの場合の動作を行う、その後、
再度上記の動的アドレス変換手段50からやり直す。
次に、第２図を参照して、システム共有アドレス空間上
に置かれる仮想記憶管理部５の共用手段である仮想記憶
管理機能共用手段４について、詳細な動作を説明する。
に置かれる仮想記憶管理部５の共用手段である仮想記憶
管理機能共用手段４について、詳細な動作を説明する。
仮想計算機ＡのプロセスＡおよびＢは、システム共有セ
グメントであるセグメントS-1の仮想記憶管理部５を使
用して動作する。このために、セグメントS-1はプロセ
スＡによりリンクされているセグメント表表示語列STWA
-Aのｋ番目のエントリからセグメント表ST-Sへリンクさ
れ、さらにセグメント表ST-Sのｎ番目のエントリからリ
ンクされている。セグメント表ST-Sのｎ番目のエントリ
にはセグメントの属性としてシステム共有セグメントで
あることを定義してある。同様に、プロセスＢについて
も、プロセスＢによりリンクされているセグメント表表
示語列STWA-Bのｋ（セグメント表表示語列STWA-Aのｋと
同一値）番目のエントリからセグメント表ST-Sがリンク
されている。
グメントであるセグメントS-1の仮想記憶管理部５を使
用して動作する。このために、セグメントS-1はプロセ
スＡによりリンクされているセグメント表表示語列STWA
-Aのｋ番目のエントリからセグメント表ST-Sへリンクさ
れ、さらにセグメント表ST-Sのｎ番目のエントリからリ
ンクされている。セグメント表ST-Sのｎ番目のエントリ
にはセグメントの属性としてシステム共有セグメントで
あることを定義してある。同様に、プロセスＢについて
も、プロセスＢによりリンクされているセグメント表表
示語列STWA-Bのｋ（セグメント表表示語列STWA-Aのｋと
同一値）番目のエントリからセグメント表ST-Sがリンク
されている。
仮想計算機ＢのプロセスＸおよびＹも仮想計算機Ａのプ
ロセスＡおよびＢと同じ仮想記憶管理部５を使用させる
ために、即ち、セグメントS-1をアクセスできるよう
に、プロセスＸによりリンクされているセグメント表表
示語列STWA-Xのｋ（セグメント表表示語列STWA-Aのｋと
同一値）番目のエントリからセグメント表ST-Sがリンク
されている。同様に、プロセスＹについても、プロセス
Ｙによりリンクされているセグメント表表示語列STWA-Y
のｋ（セグメント表表示語列STWA-Aのｋと同一値）番目
のエントリからセグメント表ST-Sがリンクされている。
ロセスＡおよびＢと同じ仮想記憶管理部５を使用させる
ために、即ち、セグメントS-1をアクセスできるよう
に、プロセスＸによりリンクされているセグメント表表
示語列STWA-Xのｋ（セグメント表表示語列STWA-Aのｋと
同一値）番目のエントリからセグメント表ST-Sがリンク
されている。同様に、プロセスＹについても、プロセス
Ｙによりリンクされているセグメント表表示語列STWA-Y
のｋ（セグメント表表示語列STWA-Aのｋと同一値）番目
のエントリからセグメント表ST-Sがリンクされている。
これにより、システム共有セグメントであるセグメント
S-1の仮想記憶管理部５を、仮想計算機ＡのプロセスＡ
およびＢと仮想計算機ＢのプロセスＸおよびＹとで共用
できる。
S-1の仮想記憶管理部５を、仮想計算機ＡのプロセスＡ
およびＢと仮想計算機ＢのプロセスＸおよびＹとで共用
できる。
なお、セグメントA-1、セグメントB-1、セグメントX-
1、セグメントY-1はそれぞれプロセスＡ、Ｂ、Ｘ、Ｙの
固有セグメントであり、セグメントAB-1はプロセスＡお
よびＢの共有セグメントであり、セグメントXY-1はプロ
セスＸおよびＹの共有セグメントである。
1、セグメントY-1はそれぞれプロセスＡ、Ｂ、Ｘ、Ｙの
固有セグメントであり、セグメントAB-1はプロセスＡお
よびＢの共有セグメントであり、セグメントXY-1はプロ
セスＸおよびＹの共有セグメントである。
以上説明した様に、本発明によれば、動的アドレス変換
手段、実記憶管理手段および実記憶管理表からなる仮想
記憶管理部が記憶されている仮想アドレス空間および管
理対象の仮想／実アドレス空間を複数のオペレーティン
グシステム（ゲストOS）で共用することにより、各々の
オペレーティングシステム（ゲストOS）からの仮想アド
レスを動的アドレス変換手段、実記憶管理手段および実
記憶管理表を使用して実記憶の実アドレスに変換できる
ようになり、一段階の動的アドレス変換で実記憶の実ア
ドレスを得ることができる。このため、仮想計算機シス
テム上で動作する場合でも、実行性能が実計算機システ
ムで動作する場合と同じになるという効果がある。
手段、実記憶管理手段および実記憶管理表からなる仮想
記憶管理部が記憶されている仮想アドレス空間および管
理対象の仮想／実アドレス空間を複数のオペレーティン
グシステム（ゲストOS）で共用することにより、各々の
オペレーティングシステム（ゲストOS）からの仮想アド
レスを動的アドレス変換手段、実記憶管理手段および実
記憶管理表を使用して実記憶の実アドレスに変換できる
ようになり、一段階の動的アドレス変換で実記憶の実ア
ドレスを得ることができる。このため、仮想計算機シス
テム上で動作する場合でも、実行性能が実計算機システ
ムで動作する場合と同じになるという効果がある。
第１図は本発明の一実施例による仮想記憶制御方式が適
用される仮想計算機システムを示すブロック図、第２図
は第１図の仮想記憶管理機能共有手段のシステム共有ア
ドレス空間図、第３図は従来の仮想記憶制御方式を示す
ブロック図である。 １……仮想計算機システム、2,3……オペレーティング
システム（ゲストOS）、４……仮想記憶管理機能共用手
段、５……仮想記憶管理部、６……実記憶、20,30……
仮想アドレス、50……動的アドレス変換手段、51……実
記憶管理手段、52……実記憶管理表、60……実アドレ
ス。
用される仮想計算機システムを示すブロック図、第２図
は第１図の仮想記憶管理機能共有手段のシステム共有ア
ドレス空間図、第３図は従来の仮想記憶制御方式を示す
ブロック図である。 １……仮想計算機システム、2,3……オペレーティング
システム（ゲストOS）、４……仮想記憶管理機能共用手
段、５……仮想記憶管理部、６……実記憶、20,30……
仮想アドレス、50……動的アドレス変換手段、51……実
記憶管理手段、52……実記憶管理表、60……実アドレ
ス。
Claims (1)
- 【請求項１】動的アドレス変換手段、実記憶管理手段お
よび実記憶管理表からなる仮想記憶管理部を有する計算
機システムのうち、同一種類のオペレーティングシステ
ムの動作する該計算機システムを１つの実計算機システ
ムで複数動作させる仮想計算機システムの仮想記憶制御
方式において、前記複数の計算機システムの前記オペレ
ーティングシステムの前記仮想記憶管理部をセグメンテ
ーション方式のシステム共有アドレス空間に置いて共用
させる共用手段を備え、共用された前記仮想記憶管理部
は、各々の前記オペレーティングシステムの仮想アドレ
スを実アドレスにアドレス変換する前記動的アドレス変
換手段と、前記動的アドレス変換手段によって得られた
実記憶の実アドレスを前記実記憶管理表にもとづき一元
管理する前記実記憶管理手段とを有し、一段階の仮想ア
ドレスの動的アドレス変換のみで実記憶の実アドレスが
得られることを特徴とする仮想計算機システムにおける
仮想記憶制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61188628A JPH0740249B2 (ja) | 1986-08-13 | 1986-08-13 | 仮想計算機システムにおける仮想記憶制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61188628A JPH0740249B2 (ja) | 1986-08-13 | 1986-08-13 | 仮想計算機システムにおける仮想記憶制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6345657A JPS6345657A (ja) | 1988-02-26 |
| JPH0740249B2 true JPH0740249B2 (ja) | 1995-05-01 |
Family
ID=16227020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61188628A Expired - Lifetime JPH0740249B2 (ja) | 1986-08-13 | 1986-08-13 | 仮想計算機システムにおける仮想記憶制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740249B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619153A (en) * | 1979-07-25 | 1981-02-23 | Fujitsu Ltd | Virtual computer system |
-
1986
- 1986-08-13 JP JP61188628A patent/JPH0740249B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6345657A (ja) | 1988-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2839201B2 (ja) | 仮想計算機システム | |
| US5584042A (en) | Dynamic I/O data address relocation facility | |
| US5652853A (en) | Multi-zone relocation facility computer memory system | |
| US5077654A (en) | Virtual machine system which translates virtual address from a selected virtual machine into real address of main storage | |
| US3778776A (en) | Electronic computer comprising a plurality of general purpose registers and having a dynamic relocation capability | |
| US7516297B2 (en) | Memory management | |
| US5341484A (en) | Virtual machine system having an extended storage | |
| US3701107A (en) | Computer with probability means to transfer pages from large memory to fast memory | |
| JPH0195347A (ja) | アドレス変換方式 | |
| JP2778291B2 (ja) | アドレス変換レジスタ制御方式 | |
| US5479631A (en) | System for designating real main storage addresses in instructions while dynamic address translation is on | |
| JP3490212B2 (ja) | 情報処理装置の入出力チャネル拡張方法 | |
| JP2933628B2 (ja) | 主記憶装置管理方法および計算機システム | |
| JP3092656B2 (ja) | 試験プログラム実行制御方法 | |
| JPS6345657A (ja) | 仮想計算機システムにおける仮想記憶制御方式 | |
| WO1991010204A1 (en) | Image processing apparatus having disk storage resembling ram memory | |
| JPS6299844A (ja) | アドレス変換装置 | |
| JP2523502B2 (ja) | リカ−シブ仮想計算機の制御方式 | |
| JP2943401B2 (ja) | 仮想計算機の外部記憶装置割当処理方法 | |
| JP2522161B2 (ja) | 仮想計算機システムにおけるボリュ―ム資源管理方式 | |
| JPS5858752B2 (ja) | アドレス変換装置 | |
| JPS6273346A (ja) | アドレス変換装置 | |
| JP2634485B2 (ja) | 共用メモリを仮想領域としてアクセスし、自動拡張する方式 | |
| CN112527698A (zh) | 一种处理方法、装置及设备 | |
| JPS62251851A (ja) | 電子計算機システムのオ−バレイ制御方式 |