JPS6345670A - プロセツサ間同期装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチ・プロセッサ・システムに係り、特にプ
ロセッサ間の同期をとるのに好適なプロセッサ間同期装
置に関する。

〔従来の技術〕

マルチ・プロセッサにおける従来の同期処理は、基本的
にタスク間での同期（処理順序付け）であシ、タスク・
ドリブンあるいはデータ・ドリブンでタスクが起動され
処理を進めていく方式をとる。

これを汎用のマルチ・プロセッサ間で実現しようとする
と、共有メモリ上にタスク終了フラグを持ち、各タスク
が先行する必要なタスクも理がすべて終了したかどうか
をチエツクしてデータフロー的に処理を進める方式や、
トークン制御方式が採られる。従来の同期処理について
は「マルチ・マイクロプロセッサシステム、ｐｐＨ７〜
１１９゜ｐｐｌ　１９〜１２２．啓学出版、１９８４年
１１月」に述べられている。

〔発明が解決しようとする問題点〕

上記汎用マルチ・プロセッサ・システムにおける従来技
術は、いずれもソフトウェア依存性が高くまたチエツク
項目も多いため、タスク間の同期（タスク処理の先行関
係の順当化）あるいはプロセッサ間の同期に要する同期
処理オーバーヘッドが太きい。したがって、タスクの細
分化（細かなタスク分割）が十分できない、また並列処
理のタスク処理順序が必要以上に制約される等の問題が
ありジョブの並列性を十分引き出せないため、高効率な
並列処理を実現し難くなった。

本発明の目的は、汎用のマルチ・プロセッサにおける並
列処理に伴うタスク間あるいはプロセッサ間の同期処理
オーバーヘッドを極小化することが可能なプロセッサ間
同期装置を提供することにある。

〔問題点を解決するための手段〕 本発明の上記目的は、汎用マルチ・プロセッサにおいて
同時刻疋処理さ几ているタスクはプロセッサの台数を越
えないことに注目して、並列処理に伴う同期の問題をす
べてプロセッサ間で同期をとる問題に帰着させ、有限で
あるプロセッサ間での同期処理をハードウェア化するこ
とによってソフトウェア・オーバーヘッドを極小化する
ことにより達成さｎる。

つまり、有限であるプロセッサ台数分のビットを用意し
、関連するタスクを実行中のプロセッサに対応するビッ
トをアクティブにセットしたピット列（ワードデータ）
を、プロセッサがタスク処理の終了時にタスク終了処理
として同期用レジスタにセットするとともにタスク終了
線をアクティブにし、コンパレータによシセットされた
ピッ、トに対応するプロセッサがすべて終了処理を完了
したかどうかを各プロセッサのタスク終了線とつき合わ
せることによって監視し、すべてが真なら同期がとれた
ものとしてプロセッサに通知する方式を採り、汎用性を
損わない範囲で上記方式をハードウェア化することによ
って実現する。

〔作用〕

不発明は、同期用レジスタへの値のセットのみを各プロ
セッサのソフトウェアにょシ行い、それ以外はすべてハ
ードウェアによって行うとすれば、プログラマブル（汎
用性を有する）で、かつソフトウェア・オーバーヘッド
が１マシン命令程度ト小さなプロセッサ間同期をとるこ
とができる。

〔実施例〕

以下、本発明の実施例を第１図により説明する。

実施例におけるマルチ・プロセッサ・システムは、ｍ台
のプロセッサから構成されるとし、第１図では代表的に
プロセッサ１．及びプロセッサ１　ｎｏｌを示してめる
。各プロセッサにはそれぞれプロセッサ間同期用の回路
２□２□ｌが設けられている。同期用回路２□２□１間
の情報交信は信号ライン８によって行われる。本発明に
よれば。

関連のあるタスクを実行するプロセッサが任意にグルー
プを構成し、グループ内で同期をとりながら処理を進め
ることができる。前述したプロセッサ間同期用の回路２
ｍ＋２ｉ＋１はそれぞれ各プロセッサに対応して、グル
ープ名に相当する情報を格納する同期用レジスタ５と、
同期用レジスタ５に値がセットされるタイミングかある
いはそれ以後のタイミングでトリガされるフィリップ・
フロップと、フィリップ・フロップの状態を各プロセッ
サに放送する信号ラインと、放送された情報を同期レジ
スタ５の内容と照合し、そこに登録されたグループ内の
プロセッサの状態がすべて真になったか否かをチエツク
する比較回路６と、比較回路６のチエツク結果をプロセ
ッサに知らせる信号回路とを備えている。４Ｆｉアクセ
ス信号、８（ハタスフ終了信号ライン、９はステータス
線％１０はトリガ信号線を示す。

次に、プロセッサのグループ内での同期動作シーケンス
を説明する。プロセッサ１０〜１．のうち例えばプロセ
ッサ１．及びｌ、や１がグループを構成し、関連するタ
スクを実行しているものとする。まずプロセッサ１．の
動作を中心に追うことにする。プロセッサ１．はタスク
処理を完了すると、同期用レジスタ５にデータ・ライン
３を通してそのｎ番目とｎ＋１番目のビットに１をセッ
トし、他のビットは０をセットしたビット列（これによ
りプロセッサのグループを示す）を書き込む。

その書き込み動作の際、プロセッサｎが同期用レジスタ
５をアクセスしていることを示す信号ライン４がアクテ
ィブなパルスを発生し、それが同期用レジスタ５への書
き込みクロック信号の役割を果たす。また同時に、信号
ライン４によってフィリップ・フロップ７もトリガされ
、その端子Ｑに０レベルのタスク終了信号が出力され、
端子Ｑにはルベルのステータス信号が出力さｎる。端子
Ｑからのタスク終了信号はタスク終了信号ライン８のｎ
に接続されており、各プロセッサの同期用回路２０〜２
ヨヘ伝送される。また、端子Ｑからのステータス信号は
ステータス線９によりプロセッサ１．のＴＥＮＴ入力に
入力されており、プロセッサはＴＥＳＴ入力がＯレベル
に転じるまで処理を中断する。同期用レジスタ５にセッ
トされた値と信号ライン８との値は、互いにＯからｍの
対応関係を保ちつつ比較回路６に取り込まれ、アンドゲ
ートによって同期用レジスタに１がセットされたビット
に対応するタスク終了信号ライン８の値がすべてＱＶレ
ベルなった場合、すなわちこの例ではタスク終了信号ラ
イン８のｎ及びｎ　＋　１が０レベルになった場合、ト
リガ信号１０がアクティブＯとなる。これを受けて、フ
ィリップ・フロップ７はプリセットされ、端子Ｑからの
タスク終力１言号がルベルＶＣ転じ、タスク終了信号ラ
イン８のｎはルベルになるため、比較回路６のトリガ信
号１０もルベルに転じる。まｔ同時に端子ｑにステータ
ス信号は０レベルに転じ、したがってプロセッサｌ、の
ＴＥＳＴ入力もＯレベルになるため、プロセッサ１．、
は処理全再開する。プロセッサ１□１でも同様の操作が
行われるため、この例では結果的にプロセッサ１゜とプ
ロセッサ１□１が相方ともタスク処理を完了した時点で
同期化されることになる。

以上が本発明のプロセッサ間同期装置の動作シーケンス
である。本発明において、ソフトウェアが介入するのは
、同期レジスタへの値の書き込み処理だけであシ、機械
語レベルで１７７ノ命令程度である。その他はすべてハ
ードウェアで処理されるため、プログラマブルであると
いう条件下で同期処理に要するオーバーヘッドは極小化
されている。さらに本発明によれば、１組の同期機構を
利用するだけでプロセッサを関連するもの同志でグルー
プ分けすることが可能であり、グループ分けされた各グ
ループ内に属するプロセッサ間で同期処理を容易に行う
ことができる。また、本発明のプロセッサ間同期機ｍｔ
−複数組備えることによって、グループ間の同期処理等
を多Ｍ、Ｉｌｃ行うことが可能である。プロセッサのグ
ループ分けと多重同期とにより、並列処理に梁成性が生
まれ、データーフローに近い高効率の並列処理を汎用マ
ルチ・プロセッサ・システム上で実現することができる
。

第２図は本活明のプロセッサ間同期装置てよる並列処理
の制御の様子を示す。この図だおいて、プロセッサａか
らプロセッサｄの４台のプロセッサが、本発明のプロセ
ッサ間同期装置によって図中上部から下部へと時刻の経
過とともに並列処理の進行制御がなされているものとす
る。まず関連するタスクであるタスク■とタスク■とが
それぞれプロセッサａ及びプロセッサｂで処理され、同
様にタスク■とタスク■とがそれぞれプロセッサＣ及び
プロセッサｄで処理されている。関連するタスクを実行
するプロセッサはグループを構成できるため、この場合
プロセッサａとプロセッサｂがグループ１１を構成し、
プロセッサＣとプロセッサｄがグループ１２を構成して
いる。タスク間を結ぶ実線矢印は同一プロセッサ間での
処理の流れとデータの流れを示し、一点鎖線矢印はグル
ープ内の他のプロセッサによって実行されるタスク間で
のデータの流れ、すなわちグループ内プロセッサ間での
通信を示している。時刻１．及びｔ２においてそれぞ７
′Ｌ２つのグループ内で通信の必要が生じ１本発明のプ
ロセッサ間同期装置によって同期処理がなされた後、処
理データがプロセッサ間で交換されている。その後、プ
ロセッサａとプロセッサｂのグループはそれぞれタスク
■とタスり■の処理に移り、プロセッサＣとプロセッサ
ｄのグループはそれぞれタスク■とタスク■の処理へ移
る。このように１本発明のプロセッサ間同期装置による
同期処理は、それまでのタスク処理をどのプロセッサと
グループを構成して実行してきたかを示している。また
グループ分けによってグループ間には通信が生じないた
め、それぞれのグループの処理を独立して進めることが
可能であり。

並列処理の進行制御がフレキシブルであるため、効率の
良い並列処理を実現可能である。以後、グループ１３．
１４は、グループ１２．１３と同じプロセッサ同志でグ
ループを構成してタスク処理を行っておシ、同様に時刻
ｔ３及びｔ４で同期処理がなされプロセス間の通信が行
われている。時刻ｔ５では、すべてのメス２０〜０間で
関連が生じ、グループ間の独立性がなくなったため、一
度グループ内で同期処理を行った後、別系統のプロセッ
サ間同期装置により再び同期処理を行いすべてのプロセ
ッサを同期させている。すなわち。

別系統のプロセッサ間同期装置によジグループ間の同期
処理を行ったと考えられ、結果的にグループ１５はすべ
てのプロセッサが属するグループとなっている。その後
、関連するタスク＠〜Ｏを処理するプロセッサａ〜Ｃが
グループ１６金、独立したタスク［有］を実行するプロ
セッサｄは単独グループ１７をそれぞれ構成し、グルー
プを再編成して、以下同様に時刻ｔ、及び１７等で同期
処理を行いながら並列処理を実行していく。この様に、
多重にプロセッサ間同期装置を用いると。

グループの再編成等も容易に実現でき、よりフレキシブ
ルで高効率な並列処理を実現できる。

〔発明の効果〕

本発明によれば、汎用マルチ・プロセッサに２いて、固
定されたジョブをタスク分割し並列化して並列処理する
場合、関連するタスクを実行する任意のプロセッサ同志
をグループにまとめ、グループ内のプロセッサ間あるい
はグループ間で同期をとる同期処理方式を用いることに
よって、プロセス間の同期処理機構をソフトウェア・プ
ログラマブルな範囲で可能な限ジノ・−ドウエア化する
ことができるので、同期処理に要するソフトウェア・オ
ーバーヘッドを極小化する効果がある。

【図面の簡単な説明】

第１図は本発明のプロセッサ間同期装置の一実施例を示
すハードウェア・ブロック図、第２図は本発明のプロセ
ッサ間同期装置による並列処理の制御例２示す図である
。 １・・・マルチ・プロセッサを構成するプロセッサ。 ２・・・プロセッサ間同期装置、４・・・同期装置への
アクセス信号線、５・・・同期用レジスタ、６・・・比
較回路、７・・・フィリップ・フロップ、８・・・タス
ク処理終了信号ライン、９・・・ステータス信号線。

Claims (1)

1. 【特許請求の範囲】 １、マルチ・プロセッサ・システムにおいて、並列処理
   を行う際に関連するタスクを処理する任意のプロセッサ
   同志がグループを形成し、グループ内のプロセッサ間、
   あるいはグループ間で同期をとる同期手段を備えたこと
   を特徴とするプロセッサ間同期装置。 ２、同期をとる手段は、各プロセッサに対応して、グル
   ープ名に相当する情報を格納する同期用レジスタと、同
   期用レジスタに値がセットされるタイミングかあるいは
   それ以後のタイミングでトリガされるフィリップ・フロ
   ップと、フィリップ・フロップの状態を各プロセッサに
   放送する信号ラインと、放送された情報を同期用レジス
   タの内容と照合し、そこに登録されたグループ内のプロ
   セッサの状態がすべて真になつたか否かをチェックする
   比較回路と、比較回路のチェック結果をプロセッサに知
   らせる信号回路とを備えたことを特徴とする特許請求の
   範囲第１項記載のプロセッサ間同期装置。