JPS6346013A - フエ−ズロツクドル−プ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ　産業上の利用分野 Ｂ０発明の概要 Ｃ０従来の技術 り４発明が解決しようとする問題点 Ｅ４問題点を解決するための手段（第１図）Ｆ１作用 Ｇ、実施例 （Ｇ−１）ディスクフォーマット （第２図〜第５図） （Ｇ−２）光磁気ディスク装置（第６図）（Ｇ−３）　
レーザ駆動回路の一例 （第７図、第８図） （Ｇ−４）ＰＬＬ回路の具体例 （第９図、第１０図） Ｈ１発明の効果 Ａ、産業上の利用分野 本発明は、各種信号処理回路に使用されるサンプリング
クロックパルス等の制御クロノクパルスを形成ずろフェ
ースし１ツクドループ（ＰＬｌ、：Ｐｂａｓｅ　ｌ、ｏ
ｃｋｅｄ　ｌ、ｏｏｐ　）回路に関する。

１う０発明の概要 本発明は、各種制御り「）ツクパルスを形成ずろ１’ｌ
　Ｌ　Ｌ回ｈ′８１ごおいて、電圧制御型可変発振器の
発振出力をノノート回路を介してＮ発毎に１発だけ位相
比較器に供給して、位相比較出力を得るようにするごと
に３１、って、高い精度で安定な発振出力を一１１記電
圧制御型可変発振器から得られるようにしたものである
。

Ｃ１従来の技術 一般に、各種制御クロックパルスを形成するＰｌ、１、
回路は、例えば第１１図に示すように、電圧制御型可変
発振器（ＶＣＯ）２１０の発振出力を分周器２２０に−
ζ１／Ｎ（Ｎは整数）分周し、この分周出力と入力端子
２３０に供給される入力信号パルスの（☆相とを位相比
較器２４０にて比較し、この４＋＞相比軸出力をループ
フィルタ２５０にて制御電圧に変換して上記電圧制御型
可変発振器２１０に供給するように構成されている。

上記ＰＬＬ回路では、入力信号パルスの周期Ｔで位相比
較を行い、上記入力信号パルスの周期Ｔに対して位相固
定された１／Ｎ周期の発振出力を信号出力端子２６０か
ら出力する。

Ｄ８発明が解決しようとする問題点 ところで、上述の如き構成の従来のＰＬＬ回路では、分
周器２２０による分周比１／Ｎを大きく設定した場合に
、該分周器２２０における位相遅れ等により、入力信号
パルスの位相に高い精度で位相固定して安定な発振出力
を上記電圧制御型可変発振器２１０から得ることが難し
く、Ｎ−２００程度でも実用的なりロック発生回路を実
現することは困難であった。

そこで、本発明は、上述の如き従来の問題点に鑑み、入
力信号パルスの位相に対して高い精度で位相固定した安
定な発振出力を電圧制御型可変発振器から得られるよう
にした新規な構成のＰ　Ｌ　Ｉ−回路を堤イバすること
を目的とするものである。

ｒ＜、問題点を解決するための手段 本発明に係るＰＬＬ回路は、上述の目的を達成するため
に、原理的な構成を第１図のブロック図に示す３１、う
に、電圧制御型可変発振器１１０と、」−配電１！制御
型可変発振器１１０の発振出力をｌ／Ｎ　（Ｎは整数）
分周する分周器１２０と、上記分周器１２０による分周
出力をゲートパルスとし’ｉｃ、ｌ−記電圧制御壁電圧
制御型可変発振器１１０をＮ発′Ｉｕ、に１発だけ通過
させるゲート回路１３０と、−１−記ゲート回路１３０
によるゲート出力パルスの位相と入力信号パルスの位相
とを比較する位相Ｌヒ軟部１４０と、−上記位相比較器
１４０による比較出力を制御電圧に変換して上記電圧制
御型可変発振器１１０に供給するループフィルタ１５０
とから成ることを特徴としている。

ド１作用 本発明に係るｒ’Ｌｌ、回路では、信号入力端子１６０
に与えられる入力信号パルスの位相と上記ゲート回路１
３０によるゲート出力パルスの位相との位相比較出力を
制御電圧とする上記電圧制御型可変発振器１１０にて、
上記入力信号パルスの周期Ｔに対して位相固定した１／
Ｎ周期の発振出力を得て信号出力端子１７０から出力す
る。

Ｇ、実施例 以下、本発明に係るＰＬＬ回路の一実施例について、図
面を参照しながら詳細に説明する。

なお、この実施例は、データの書き替えが可能な大容量
の記録媒体として従来より知られている光磁気ディスク
を用いてデータの記録再生を行う光磁気ディスク装置に
本発明を適用したものである。

そこで、先ず、本実施例における光磁気ディスクのフォ
ーマントについて説明する。

Ｇ−１，ディスクフォーマット 第２図に本実施例における光磁気ディスクの記録パター
ンを模式的に示す。

ごの第２図において、光磁気ディスクｌは、例えば直径
か１３ｃｍ程度であり、月面で３００Ｍハイ１−以ｌ−
の肥土ａ容量を有している。このディスクｌは、角連１
隻一定で回転され、１回転当たり１トラツクとして、例
えば同心円状にトラック２を形成してデータが記録され
る。片面のトラック数は１８０００〜２００００程度と
なっており、各トーラノクは例えば３２セクタに分割さ
れている。

また、［−２各トラックは、第３図に拡大して示す、１
、うに、ナーホ用のピットを有するピット領域２ａとデ
ータの書き込まれるデータ領域２ｂから成っており、こ
れらが円周方向に沿って交互に設０られている。」−記
ピノド領域２ａおよびデータｊＪｆ域２ｂの各長さは、
ハイドに換算すると、例えば」−記ピノｌ？ＩＪｉ域２
ａが２ハイドまだ上記データ領域２ｂが１６ハイｌ〜と
なっている。

上記各ピット領域２ａには、第４図に示すように、３個
のピッｌ−＋）ａ　、ＰＲ，Ｐｃがそれぞれ形成されて
いる。ピノＩ’ＰＡ、Ｐｓ　は上記ディスクｌに形成さ
れるトラックの中心線を挟んで上下方向にずれを持って
形成され、また、ピットＰｃは上記中心線上に形成され
ている。これら各ピットＰＡ、Ｐ、、ＰＣの直径は０．
５〜１．０μｍ程度であり、ピント領域の実際の長さし
は１５〜３０μｍ程度となっている。

第５図には、上記ディスクｌの径方向（第２図における
矢印方向）への各ピノ）Ｐ、、Ｐ、、Ｐ、の配列状態を
示しである。すなわち、上記各ピットＰａ、Ｐｃはそれ
ぞれ直線状に配列され、ピットＰ、は１６個毎に位置が
トラックの長平方向に前後して配列されている。上記１
６個毎に位置をずらしたピットＰＡの配列は、光学ピッ
クアップが現在走査中のトラック番号を求めるために後
述するトラハース力うントを行うのに利用される。

また、上記ピットＰＡは、サンプルパルスＳＰ。

あるいはサンプルパルスＳＰ２によりサンプリングされ
、また、各ピットＰＢ、Ｐｃはサンプルパルスｓｐ３．
ｓｐ、にてそれぞれサンプリングされ、さらに、上記ピ
ットＰＢ　とピットＰｃの間の鏡面領域がサンプルパル
スＳＰ４によってサンプリングされて、後述する各種の
サーボやクロック発生に利用される。

Ｇ　　２．光磁気ディスク装置 第６図に光磁気ディスク装置の全体構成を示す。

この実施例において、入力端子１１には、例えば二」ン
ピュータ等からインターフェースを介して記録ずべきデ
ータＤ１が供給される。このデータＤ、は、変調回路１
２に送られピット変換等を含んだ所定の変調が施された
後、レーザ駆動回路１３に送られろ。このレーザ駆動回
路１３は、上記インターフェースから書き込み、読み出
しあるいは消去の各モートの制御信号が与えられており
、これに応し゛ζ光学ピックアップ２０のレーザダイオ
ード２１を駆動するための信号を出力し、データの記録
時と消去時には基準クロックとなるチャン不ルクｌｉｔ
　ツクＣＣＫに応じたタイミングの駆動パルス（，３号
を、また、読み出し時には高周波駆動信号を、上記レー
ザダイオード２１に供給する。

−１−記光学ピツクアップ２０は、上記レーザダイオー
ド２１の他に、フォトダイオード２２と、それぞれ４分
割された２個のフォトディテクタ２３゜２４とからなっ
ている。上記フォトダイオード２２は、上記レーザダイ
オード２１が発光するレーザ光の強度を検出するもので
ある。また、上記フォトディテクタ２３．２４は、光磁
気ディスク１による上記レーザ光の反射光をそれぞれ検
光子を介して検出ものであり、一方はカー回転角のプラ
ス方向成分を検出し、他方はカー回転角のマイナス方向
成分を検出している。

また、モータ１４は、モーフサーボ回路１５により、例
えばＰ　Ｌ　Ｌ　（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏ
ｐ　）によるサーボが行われており、上記ディスク１を
所定の速度（角速度）で正確に回転させている。

そして、上記レーザダイオード２１から出力されるレー
ザ光は、光磁気ディスクｌに照射されるとともに、上記
フォトダイオード２２に入射する。

上記レーザ光の光強度に応した上記フォトダイオード２
２の出力は、直流増幅回路１６を介してサンプル・ホー
ルｌ”（Ｓ／Ｈ）回路１７に供給される。このＳ／Ｈ回
路１７では、サンプルパルスＳ１）、（第５図参照）に
応じてサンプル・ホールトリ」作か行われ、この出力が
ＡＰＣ増幅回路１８を介して上記レーザ駆動回路１３に
ＡＰＣ（八ｕｔｏ−ｍａｔｉｃ　Ｐｏｗｅｒ　Ｃｏｎｔ
ｒｏｌ　）制御信号として供給される。これによって、
上記レーザダイオード２１から出力されるレーザ光の光
強度が所定値に保たれるようになっている。

ト記ディスクｌによる上記レーザ光の反射光が図ボしな
い検光子を介して入射される上記光学ピックアップ２０
のフォトディテクタ２３．２４の各出力は、それぞれ前
置増幅回路３１に送られる。

この前置増幅回路３１から、上記各フォトディテクタ２
３．２４の各受光領域による出力の総和信号である光検
出信号ＳＡ　　（ＳＡ　＝Ａ＋Ｂ＋Ｃ−１−Ｄ（Δ’ｌ
１１’＋ｃ’＋Ｄ’）　　（直流成分を含む）がフォー
カスサーボ回路３２に直接送られるとともに、４二記各
受光領域による出力からなる光検出イ昌号Ｓｌ＋［３Ｂ
−（ＡＣ−１１Ｄ）＋（Ａ’Ｃ’−１３’ｌ’ｌｉｌが
、ナンプルパルスＳＰ、に応じてリーンゾル・ボールド
動作を行うＳ／Ｈ回路３３を介して上記フォーカスサー
ボ回路３２に送られる。

そして、上記フォーカスサーボ回路３２にて上記各信号
ＳＡ、ＳＲに基づいて生成されるフォーカスサーボ制御
信号が上記光学ピンクアップ２０に送られて、フォーカ
スの制御が行われるようになっている。

また、上記前置増幅回路３１からの光検出信号Ｓ、（Ｓ
ｃ＝Ａ＋Ｂ＋Ｃ＋Ｄ＋Ａ′＋Ｂ′＋Ｃ’＋Ｄ′）は、ピ
ーク値検出回路４１．３／Ｈ回路５１．５２．５３およ
びサンプリングクランプ回路６１にそれぞれ送られる。

上記光検出信号Ｓｃは、ディスク１のピント領域２ａに
おける凹凸パターンの検出信号である。上記ピーク値検
出回路４１では、上記光検出信号Ｓｃのピーク値が検出
され、さらに、固有パターン検出回路４２にて上記ディ
スク１上の上記ビットＰＢ、ＰＣ間だけに固有に与えら
れた間隔を有するピットパターンを検出して上記ピッ）
　Ｐ　ｃの検出を行い、この検出出力が遅延回路４３を
介してパルス発生回路４４に送られる。そして、上記パ
ルス発生回路４４で】　ｌ は、−１−記固有パターン検出回路４２にて得られる検
出出力に基づいて上記と・ッ）Ｐｃに同期した基準クロ
ックとしてチャンネルクロックＣＣＫを発生ずるととも
に、ハイトクロソクＢＹＣ，サーボハイトり「１ツクＳ
ＢＣおよびサンプルパルスＳＰ＋　、Ｓｃ２　、ＳＰｉ
　、Ｓｃ４　、ＳＰｓを形成して出力する（第５図参照
）。上記チャンネルクロックＣＣＫは、図示を省略する
が全ての回路ブロックに（ｌｋ給されている。上記サン
プルパルスＳＰ。

はＳ／！１回路５１に供給され、サンプルパルス５１）
２はＳ　／　Ｈ回路５２に供給され、サンプルパルス５
１）３はＳ　／　ｌ−１回路５２に供給されている。ま
た、サンプルパルスＳＰ４は上記Ｓ　／　Ｈ回路１７゜
３３にイ共給されるとともに、サンプリングクランプ回
路６１．６２にイ共給されている。なお、サンプルパル
スＳＰ５は例えば光学ピックアップ２０Ｑ）移動方向の
検出等に用いられる。また、−Ｆ記ピーク値検出回路４
１および固有パターン検出回路４２には、上記パルス発
生回路４４からケートパルスが供給されている。

上記各Ｓ／Ｈ回路５１．５２．５３では、供給される光
検出信号ＳＣについて上記各サンプルパルスＳＰ、、Ｓ
Ｐ２．ｓｐ３にてサンプル・ホールド動作が行われる。

上記Ｓ／Ｈ回路５１からの出力と上記Ｓ／Ｈ回路５２か
らの出力は、コンパレータ５４によりレベルの比較がな
される。この比較出力は、上記ビン）ＰＡのディスク１
上の径方向の配列に関連して１６トラソク毎に反転し、
トラバースカウント用の信号としてトラッキングサーボ
／シーク回路５５に送られるとともに、マルチプレクサ
５６に送られる。このマルチプレクサ５６からは、上記
各Ｓ／Ｈ回路５１．５２からの信号のうちでレベルの高
い方の信号が選択的に出力され減算回路５７に送られる
。上記減算回路５７では、上記マルチプレクサ５６から
の信号と上記Ｓ／Ｈ回路５３からの信号との差信号が形
成され、トラッキングエラー信号として上記トラッキン
グサーボ／シーク回路５５に送られる。そして、このト
ラッキングサーボ／シーク回路５５は、上記光学ピック
アップ２０のトラッキング制御と送り制御を行う。

また、１−記サンプリングクランプ回路６１には十記光
検出信号Ｓｃが、また、上記サンプリングクランプ回路
６２には光検出信号５ｏ（Ｓｎ＝（Δｔ　ｒ＜　−＋−
ｃ→−Ｄ）−（Ａ’＋Ｂ’＋Ｃ’＋Ｄ′）〕がそれぞれ
上記前置増幅回路３１から供給されるようになっている
。上記光検出信号Ｓ、は、前述のようにディスク１のピ
ント領域２ａにおける凹凸パターンの検出信号である。

また、上記光検出イ、；１℃Ｓ１１は、ディスク１のデ
ータ領域２ｂに書き込まれているデータの検出信号であ
る。上記各りづ／シリンデク９フ１回路６１．６２では
上記リンプルパルスＳ丁）４により各信号がそれぞれク
ランプされ上記マルチプレクサ６３に送られる。

このマルチプレクサ６３は、その切り換え選択動作がシ
ンク検出／アドレスデコード回路６４からの制御１５号
により制御コ９されるようになっている。

例えば、先ず、光検出信Ｍ３．がサンプリングクランプ
回路６１およびマルチプレクサ６３を介してアナログ・
デジタル（Ａ／Ｄ）コンバータ６５に送られデジタル量
に変換された後、復調回路６６に送られるとすると、該
復調回路６６からの出力はシンク検出／アドレスデコー
ド回路６４に送られてシンク（同期信号）の検出がなさ
れるとともにアドレス情報のデコード処理が行われろ。

そして、コンピュータ等からインターフェースを介して
供給される読み出すべきデータのアドレス情報に応じて
、該アドレス情報と実際のアドレスが一致したところで
マルチプレクサ６３を切り換え制御することにより、デ
ータ領域２ｂに対する光検出信号Ｓ、がＡ／Ｄコンバー
タ６５．復調回路６６に送られ、出力端子６７からビッ
ト変換を含んだ復調処理を施して得られるデータＤ。が
出力されるようになっている。このデータＤ。はインタ
ーフェースを介してコンピュータ等に送られる。

また、データの書き込み時には、上記シンク検出／７ド
レスデコード回路６４から制御信号が変調回路１２に送
られ、この制御信号に応して該変調回路１２から書き込
むべきデータがレーザ駆動回路１３に送られるようにな
でついる。

Ｇ−３，レーザ駆動回路の一例 レーザ駆動回路１３の具体的な構成例を第７図に示す。

なお、この第７図にはレーザダイオード２１およびＡＰ
Ｃ回路系を合わせて図示しである。

この構成例において、読み出し動作を指示する制御パル
スが端子７１に供給され、また、書き込み動作あるいは
消去動作を指示する制御パルスが雉；了７５にイ共給さ
れるようになっている。

ト記端子７１はトランジスタＱ１を介してトランジスタ
Ｑ２のヘースに接続されている。このトランジスタＱ２
はトランジスタＱ３とコレクタおよびエミッタがそれぞ
れ共通接続されている。上記トランジスタＱ３のコレク
タはトランジスタＱ４のヘースおよび抵抗Ｒ，に接続さ
れている。上記ト・ランソスタＱ４のエミッタはダイオ
ード７２を介して上記トランジスタＱ、のヘースに接続
されている。−ト記各トランジスタＱ３．　　Ｑ４およ
びタイオート７２は、リングオシレータを構成している
。また、トランジスタＱ３　トランジスタＱ５は、各エ
ミッタが電流源用のトランジスタＱ６のコレクタに共通
接続されており、該トランジスタＱ、のエミッタは抵抗
Ｒ２を介して電源端子１３に接続されている。また、上
記トランジスタＱ。

のヘースは所定のヘース電圧ＶＢＢを与える端子７４に
接続されている。

また、上記端子７５はトランジスタＱ７を介してトラン
ジスタＱ８のヘースに接続されている。

このトランジスタＱ８のコレクタは、レーザダイオード
２１に接続されているとともに、上記トランジスタＱ、
のコレクタに接続されている。また、トランジスタＱ、
は、そのコレクタが抵抗Ｒ３を介して設置されており、
そのヘースが上記端子７４に接続されている。上記各ト
ランジスタＱａ。

Ｑ、は、各エミッタが電流源用のトランジスタＱ１ｏの
コレクタに共通接続されており、該トランジスタＱ１０
のエミッタは抵抗Ｒ６を介して電源端子７３に接続され
ている。

上記レーザダイオード２１から放射されるレーザ光の強
度を検出するためのフォトダイオード２２は、抵抗Ｒ５
に接続されているとともに、直流増幅用の１ｉｉｉ算増
幅器７６を介してスイッチング素−ｒ７７に接続されて
いる。上記スイッチング素子７は、７ＩンデンサＣ１お
よび高入力インピーダンスのハノソアとなる演算増幅器
７８に接続されている。上記スイッチング素子７７は、
上記サンプルパルスＳＰ４が供給されており、上記演算
増幅器７６を介して供給される上記フォトダイオード２
２の出力をＦ記すンプルパルスＳＰ、にてサンプリング
して、−上記コンデンサＣ１にホールトするサンプル・
ホールド動作を行う。また、上記演算増幅器７８の出力
端は、各演算増幅器７９．８０の各反転入力端に抵抗Ｒ
６を介して接続されている。Ｌ記名演算増幅器７９．８
０は、各非反転入力端に基（ＩＩ！電圧Ｖ　ＲＥＦが与
えられており、一方の出力端が上記トランジスタＱ６の
ヘースに接続され、他方の出力端が上記トランジスタＱ
１ｏのヘースに接続されている。また、上記演算増幅器
８０の反転入力端は、抵抗Ｒ７を介して端子８１に接続
されている。この端子８１には、書き込み動イ１モート
と消去動作モードとでレーザダイオード２１の出力を切
り換え制御するための制御信号が供給される。

次に、上述の如き構成のレーザ駆動回路の動作について
説明する。

上記端子７１がロー（Ｌ）レベルの時には、各トランジ
スタＱｌ　、Ｑ２がオフ状態に保持され、各トランジス
タＱ３　、　Ｑｓによるリングオシレータが例えば７０
０ＭＨｚ〜ＩＧＨｚ程度の高周波発振動作を行う。この
結果、レーザダイオード２１は、電流源用のトランジス
タＱ６による電流１ｃｓｏをピーク値とする高周波電流
がトランジスタＱ５を介して供給され、高周波駆動され
る。また、上記端子７１がハイ　（Ｈ）レベルの時には
、上記各トランジスタＣ＋＋　、　　Ｑ２がオン状態に
保持されることにより、上記トランジスタＱ６による電
流ｌ　ｅｓＨが上記トランジスタＱ２を介して抵抗Ｒ１
に流れ、上記レーザダイオード２１の駆動が停止される
とともに、上記リングオンレータの発振動作も停止する
。

上記レーザダイオード２１の高周波電流にょる駆動は、
１ｉ：ｊ５み出し動作モード時にＬレベルとなる制御パ
ルスが上記端子７１に供給されることにより行われる。

また、に肥端子７５がＬレベルの時には、各トランジス
タＱ、、ＱＢがオフに保持され、電流源用のトランジス
タＱ、。による電流ｉ　ｃｓｓがトランジスタＱ、を介
して抵抗Ｒ３に流れ、レーザダイオード２１には流れな
い。また、上記端子７５が１１し・＼ルの■ｈには、各
トランジスタＱ１．Ｑａがオンになって、上記電流源用
のトランジスタＱ、。

による電流ｉ　ｃｓｓが上記トランジスタＱ８を介して
レーザダイオード２１に流れる。そして、この実施例で
は、例えば、書き込み動作モード時に、データに対応す
る制御パルスを上記端子７５に供給することによって、
上記レーザダイオード２１を上記データに対応させてパ
ルス駆動してデータの書き込みを行うようにしている。

さらに、上記レーザ駆動回路の動作をにつぃて、第８図
を参照しながら具体的に説明する。なお、この第８図に
はレーザダイオ−１２１に供給される電流値ｉ、。の波
形を示してあり、書き込み動作モードにおける電流波形
を第８図Ａに示し、消去動作モードにおける電流波形を
第８図Ｂに示し、読み出し動作モードにおける電流波形
を第８図Ｃに示し、さらに待機動作モードにおける電流
波形を第８図りに示しである。

書き込み動作モードでは、上述のピット領域２ａに対応
する期間中には各端子７１．７５がともにＬレベルに保
持されることにより、第８図Ａに示すように、レーザダ
イオード２１は高周波電流によって駆動される。また、
データ領域２ｂに対応する期間中には、上記端子７１を
Ｈレベルに保持して、上記端子７５に書き込みデータに
応じたデータパルスを供給することにより、上記レーザ
ダイオード２１をパルス駆動して、データの書き込みを
行う。この書き込みの動作タイミングすなわち上記デー
タパルスのタイミングは、ピットＰＣの検出出力の基づ
いて形成した上記チャンネルクロックＣＣＫに一致した
タイミングになっている。

ごこで、上記ピント領域２ａに対応する期間中には、こ
の書き込み動作モード以外の各種動作モートにおいても
、【／−ザダイオート２１は常に高周波電流により駆動
され、常に読み取り動作が行われる。

消去動作モートでは、データ領域２ｂに対応する期間中
に、−上記端子７１を１１レヘルに保持して、」−記◇
：１；子７５に繰り返しパルスを供給することによっ°
（、第８図Ｂに示すように、上記レーザダイオ−）−’
　２１をパルス駆動して、データの消去動作を行う。こ
の消去動作のタイミングすなわち上記繰り返しパルスの
タイミングも、上記チャンネルクし１ツクＣＣＫに一致
したタイミングになっている。

読み出し動作モードでは、ピット領域２ａおよびデータ
領域２ｂに対応する期間すなわち全期間中に、各端子７
１．７５をともに［７レヘルに保持することにより、第
８図Ｃに示すように、上記し−リ′ダイオード２１を高
周波電流にて駆動して、データの読み出しを行う。

さらに、待機動作モードでは、第８図りに示すように、
データ領域２ｂに対応する期間中に上記端子７５をＬレ
ベルに保持して、上記レーザダイオード２１の駆動を停
止し、上記ピット領域２ａに対する読み取りのみを行う
。

ここで、上述のいずれの動作モードにおいても、フォト
ダイオード２２等から構成されるＡＰＣ回路系の動作に
より、上記トランジスタＱ６およびトランジスタＱ１゜
の各ベースがＡＰＣ制御され、上記レーザダイオード２
１の出力（光強度）が所定値に保たれるようになってい
る。また、消去動作モード時には記録動作モード時より
も大きな駆動電流を上記レーザダイオード２１に流して
、消去動作を確実に行うように、上記端子８１に印加す
る制御信号電圧を記録動作モードと消去動作モートとで
異なる値に設定しである。

このように、データの書き込み動作モート時および消去
動作モード時に、上記レーザダイオード２１を効率良く
パルス駆動することにより、該レーザダイオード２１の
寿命を延ばすことができ、また、省電力化を図るととも
に、電波障害等も軽減することができる。

（、−４，Ｔ、’ＬＬ回路の具体例 この実施例において上記パルス発生回路４４は、第９図
に具体的な構成を示すように、本発明に係るＰ　Ｌ、　
１．、回路を適用したものである。

第９図に示す具体例において、電圧制御型可変発振器（
ＶＣＯ）１１０は、ＴＴＬレベルの２相出力（ＣＫ）、
　　（ＣＫ）を有するものが用いられている。そして、
上記電圧制御型可変発振器１１０の正相出力（ＣＫ）は
、信号出力端子１７０から出力されるとともに、１／Ｎ
分周器１２０のクロック入力端と、ケート回路１３０の
第１のＤ型フリップフロップ１３１のクロック入力端お
よび第１のＡＮＤケート回路１３２に供給されている。

また、−上記電圧制御型可変発振器１１０の逆相出力（
ＣＫ）は、上記ゲート回路１３０の第２のＤ型フリップ
フロップ１３３のクロック入力端および第２のＡＮＤゲ
ート回路１３４に供給されている。

上記分周器１２０は、Ｎ進（この具体例では２００進す
なわちＮ＝１９９）のカウンタにて構成されており、上
記電圧制御型可変発振器１１０の正相出力（ＣＫ）を計
数し、８ヒ、ト計数出力を上記ゲート回路１３０のＮＡ
ＮＤケート回路１３５に供給し、このＮＡＮＤケート回
路１３５の出力がデータ入力端に供給される上記第１の
Ｄ型フリップフロ、ブ１３１の肯定出力（Ｑ）の立ち上
がりエツジにてクリアされるようになっている。

上記ＮＡＮＤゲート回路１３５は、第１０図のタイミン
グチャートに示すように、上記分周器１２０から供給さ
れる８ビツト計数出力の値がＮ−１すなわちｒ１９８Ｊ
のときに論理ｒＬＪとなるようになっている。そして、
上記ＮＡＮＤゲート回路１３５の出力がデータ入力端に
供給される上記第１のＤ型フリップフロップ１３１は、
上記ＮＡＮＤ出力を１クロツクだけ遅延させた肯定出力
（Ｑ）をクリアパルスとして上記分周器１２０のクリア
入力端に供給している。さらに、上記第１のＤ型フリッ
プフロップ１３１は、その否定出力（Ｑ）を１−記第２
のＤ型フリップフロップ１３３のう一−−タ入力端に供
給しているとともに、上記第２のΔＮ＋）ケート回路１
３４に供給している。また、１記第２のＩ〕型ラフリッ
プフロップ１３３、）−記第１のＤ型フリップフロップ
１３１の否定出力（Ｑ　）を１クロ、りだけ遅らせた肯
定出力（Ｑ）を１−記第１のＡＮＤゲート回路１３２に
供給している。

この３Ｌうな構成のケート回路１３０は、上記第１のｌ
）型フリップフロップ１３１の否定出力（Ｑ）をり−一
ト制御パルスとする上記第２のＡＮＤす゛−ト回路１３
４から、上記分周器１２０による８ヒソｌ−、ｉｉ数出
力の値が「０」の期間毎に存在する上記電Ｙ１．制御型
可変発振器１１０の逆相パルス（ＣＫ）をΔＮ１〕２出
力として−１−記位相比較器１４０の八Ｎ　＋）ゲート
回路１４１に供給し、また、上記第２の１）型フリップ
フロップ１３３の肯定出力（０）をり−−１制御パルス
とする一上記第１のＡＮ　Ｉ）ケート回路１３２から、
上記分周器１２０による８ヒツト３ｉ数出力の値がＮす
なわちｒ１９９」の期間毎に存在する上記電圧制御型可
変発振器１１０の正相パルス（ＣＫ）をＡＮＤ、出力と
して上記位相比較器１４０のＮＡＮＤゲート回路１４２
に供給する。

また、上記位相比較器１４０は、ＡＮＤケート回路１４
１の出力端が順方向ダイオード１４３と抵抗１４４を介
してループフィルタ１５０の入力端に接続され、またＮ
ＡＮＤケート回路１４２の出力端が逆方向ダイオード１
４５と抵抗１４６を介して上記ループフィルタ１５０の
入力端に接続されている。また、上記各ゲート回路１４
１．１４２の各入力端には、上述の固有パターン検出回
路４２による検出出力ＲＺが信号入力端子１６０から供
給されるようになっている。

そして、上記ループフィルタ１５０は、演算増幅器１５
１．各抵抗１５２．１５３およびコンデンサ１５４にて
構成した積分回路が用いられていおり、上記位相比較器
１４０の各ゲート回路１４１．１４２を電流ポンプとし
て上記コンデンサ１５４の充放電電流が平衡するように
、上記型圧制剥型１−１１変発振器１１０の発振位相を
制御する。

このような構成のパルス発生器４４において、１−記位
相比較器１４０は、上記入力信号パルスずなわら）−述
の固有パターン検出回路４２による検出出力ＲＺおよび
上記ケート回路１３０による各ゲート出力ＡＮＤ、、Ａ
ＮＤ２が供給されている期間【１耳こ上記ループフィル
タ１５０に対して電流ポンプとしζ働き、タイミングチ
ャートの期間中には各ダイオード１４３．１４５に逆バ
イアスが印加されれた状態になり、比較出力端が開放状
態となって、所謂３ステートの位相比較動作を行う。

そして、第１０図に示すように、上記信号入力端７１６
０に供給される入力信号パルスすなわち上述の固有パタ
ーン検出回路４２による検出出力ＲＺの中心位置ｔｏに
おいて上記分周器１２０をクリアするように一上記ケー
ト回路１３０のゲート出力ＡＮＤ、、ＡＮＤ２によって
上記電圧制御型可変発振器１１０の発振位相が固定され
る。

Ｈ，発明の効果 上述の実施例の説明から明らかなように本発明に係るＰ
ＬＬ回路では、電圧制御型可変発振器の発振出力をＮ発
毎に１発だけ通過させるゲート回路によるゲート出力パ
ルスの位相と入力信号パルスの位相との位相比較出力を
制御電圧として上記電圧制御型可変発振器の発振位相を
制御するので、分周器の分周比に拘らず上記入力信号パ
ルスに対して高い精度で位相固定して安定な発振出力を
上記電圧制御型可変発振器から得ることができる。

【図面の簡単な説明】

第１図は本発明に係るＰＬＬ回路の原理的な構成を示す
ブロック図であり、第２図は本発明の一実施例における
光磁気ディスクの記録パターンを示す模式図であり、第
３図は上記実施例における各トラックの構成を示す模式
図であり、第４図は同しく各ピント領域の構成を示す模
式図であり、第５図は同じくディスクの径方向に沿って
存在する各ピントの配列状態を示す模式図であり、第６
図は光磁気ディスク装置の実施例の全体構成を示ずブＩ
］ツク図であり、第７図は上記実施例におけるレーザ駆
動回路の具体的な構成例を示す回路図であり、第８図は
−に記し−ザ駆動回路の動作を説明するだめのタイミン
グチャートであり、第９回は１−記実施例において本発
明を適用したパルス発ノ１回路の具体的な構成例を示す
回路図であり、第１Ｏ図は十記パルス発生回路の動作を
説明するためのタイミングチャートである。 第１１図はＰ　Ｌ　Ｌ、回路の従来例を示すブロック図
である。 ４４・・・パルス発生回路 １１０・・・電圧制御型可変発振器 １２０・　・分周器 １３０・・・ゲート回路 １４０・・・位相比較器 １５０　　　・ループフィルタ １６０・・・信号入力端子 １７０・・・信号入力端子

Claims (1)

1. 【特許請求の範囲】 電圧制御型可変発振器と、 上記電圧制御型可変発振器の発振出力を１／Ｎ（Ｎは整
   数）分周する分周器と、 上記分周器による分周出力をゲートパルスとして、上記
   電圧制御型可変発振器の発振出力をＮ発毎に１発だけ通
   過させるゲート回路と、 上記ゲート回路によるゲート出力パルスの位相と入力信
   号パルスの位相とを比較する位相比較器と、 上記位相比較器による比較出力を制御電圧に変換して上
   記電圧制御型可変発振器に供給するループフィルタと から成るフェーズロックドループ回路。