JPS6346037A - ドライバ回路 - Google Patents
ドライバ回路Info
- Publication number
- JPS6346037A JPS6346037A JP18856586A JP18856586A JPS6346037A JP S6346037 A JPS6346037 A JP S6346037A JP 18856586 A JP18856586 A JP 18856586A JP 18856586 A JP18856586 A JP 18856586A JP S6346037 A JPS6346037 A JP S6346037A
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- signal
- terminal
- input
- ami
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc Digital Transmission (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、Ｉ Ｓ Ｄ Ｎ （Ｉｎｔｅｇｒａｔｅｄ
５ｅｒｖｉｃｅ ｄｉｇｉｔａｌ ｎｅｔｗｏｒｋ）ユ
ーザー網インタフエースに関し、特にＩ４３０インタフ
エースの送信部ドライバ回路に関する。
５ｅｒｖｉｃｅ ｄｉｇｉｔａｌ ｎｅｔｗｏｒｋ）ユ
ーザー網インタフエースに関し、特にＩ４３０インタフ
エースの送信部ドライバ回路に関する。
ｌ５ＤＮユーザー網インタフエースはＣＣＩＴＴにおい
てＩシリーズとして勧告化され、この内ベーシックアク
セスインタフェースレイヤ１における電気的特性は、■
４３０において規定されている。ドライバ回路の規定は
、バス接続に伴いパルスマスクとインピーダンス特性が
特に厳しい。
てＩシリーズとして勧告化され、この内ベーシックアク
セスインタフェースレイヤ１における電気的特性は、■
４３０において規定されている。ドライバ回路の規定は
、バス接続に伴いパルスマスクとインピーダンス特性が
特に厳しい。
ドライバ回路から送出されるパルス形状に関して■４３
０では、５．６Ω、５０Ω、４００Ωの３種の負荷の場
合についてパルスマスクを規定しており、５０Ω時の振
幅に対して、４００Ω時は９０χ〜１６０χ、５．６Ω
時は２０％以下という振幅制限がある。
０では、５．６Ω、５０Ω、４００Ωの３種の負荷の場
合についてパルスマスクを規定しており、５０Ω時の振
幅に対して、４００Ω時は９０χ〜１６０χ、５．６Ω
時は２０％以下という振幅制限がある。
第２図に負荷抵抗５０Ω時の、第３図に負荷抵抗４００
Ω時のパルスマスク規定をそれぞれ示す。またドライバ
回路のインピーダンスはバス形式であるため、他のドラ
イバへの影響を少なくするように、無信号時にハイ・イ
ンピーダンスとなる必要がある。
Ω時のパルスマスク規定をそれぞれ示す。またドライバ
回路のインピーダンスはバス形式であるため、他のドラ
イバへの影響を少なくするように、無信号時にハイ・イ
ンピーダンスとなる必要がある。
第４図にインピーダンス特性の規定を示す。
この種のドライバ回路は、ドライバ回路の内部抵抗を固
定とした場合、この３種のマスクを同時に満たすことは
理論的に不可能であるため負荷により内部抵抗を変化さ
せる必要がある。従来、この種のドライバ回路は、パル
スマスク規定を満足させるために電流源トランジスタの
飽和を利用したソフトリミッタを採用していた。このた
め従来の回路では、飽和電流を設定するための複雑な回
路を必要としていた。
定とした場合、この３種のマスクを同時に満たすことは
理論的に不可能であるため負荷により内部抵抗を変化さ
せる必要がある。従来、この種のドライバ回路は、パル
スマスク規定を満足させるために電流源トランジスタの
飽和を利用したソフトリミッタを採用していた。このた
め従来の回路では、飽和電流を設定するための複雑な回
路を必要としていた。
上述した従来のドライバ回路は、回路規模が大きくなる
とともに構成上低消費電力化を図ることができにくいと
いう欠点があった。さらに、電流源トランジスタの飽和
特性を利用しているため、特性上のバラツキが大きく、
ドライバ回路側々に微妙な調整を必要とするという欠点
があった。
とともに構成上低消費電力化を図ることができにくいと
いう欠点があった。さらに、電流源トランジスタの飽和
特性を利用しているため、特性上のバラツキが大きく、
ドライバ回路側々に微妙な調整を必要とするという欠点
があった。
このため局から給電を受けて動作する装置への使用とか
、小型化、量産化ということを考えた場合、実用的な回
路の実現は非常に困難であった。
、小型化、量産化ということを考えた場合、実用的な回
路の実現は非常に困難であった。
本発明の目的は、このような欠点のないドライバ回路を
提供することにある。
提供することにある。
本発明のドライバ回路は、入力側巻線と出力側巻線に、
中点端子を持つトランスと、 前記トランスのプラス側入力端子に接続され、ＡＭＩ送
信信号のプラス信号によりオンされるトランス駆動用の
第１のトランジスタと、前記トランスのマイナス側入力
端子に接続され、ＡＭＩ送信信号のマイナス信号により
オンされるトランス駆動用の第２のトランジスタと、前
記トランスのプラス側入力端子と入力側巻線の中点端子
との間に、アノード側がプラス側入力端子にカソード側
が入力側巻線の中点端子に接続されるように設けられた
１個以上のダイオードの直列回路よりなる第１のダイオ
ード回路と、前記トランスのマイナス側入力端子と入力
側巻線の中点端子との間に、アノード側がマイナス側入
力端子にカソード側が入力側巻線の中点端子に接続され
るように設けられた１個以上のダイオードの直列回路よ
りなる第２のダイオード回路とを備え、 前記トランスの入力側巻線の中点端子に電源が供給され
ている。
中点端子を持つトランスと、 前記トランスのプラス側入力端子に接続され、ＡＭＩ送
信信号のプラス信号によりオンされるトランス駆動用の
第１のトランジスタと、前記トランスのマイナス側入力
端子に接続され、ＡＭＩ送信信号のマイナス信号により
オンされるトランス駆動用の第２のトランジスタと、前
記トランスのプラス側入力端子と入力側巻線の中点端子
との間に、アノード側がプラス側入力端子にカソード側
が入力側巻線の中点端子に接続されるように設けられた
１個以上のダイオードの直列回路よりなる第１のダイオ
ード回路と、前記トランスのマイナス側入力端子と入力
側巻線の中点端子との間に、アノード側がマイナス側入
力端子にカソード側が入力側巻線の中点端子に接続され
るように設けられた１個以上のダイオードの直列回路よ
りなる第２のダイオード回路とを備え、 前記トランスの入力側巻線の中点端子に電源が供給され
ている。
本発明のドライバ回路は、ドライバ回路の内部抵抗を固
定にし、５．６Ωと５０Ω負荷でのパルスマスク規定を
満足させ、４００Ω負荷時のパルスマスク規定に対して
はダイオードリミッタにより規格を満足させる構成とし
た。これにより従来回路で必要であった飽和電流を設定
するための複雑な回路が不要となるとともに、微妙な調
整もなくなった。このため、シンプルな回路構成で消費
電力の少ない実用的な回路が実現できた。
定にし、５．６Ωと５０Ω負荷でのパルスマスク規定を
満足させ、４００Ω負荷時のパルスマスク規定に対して
はダイオードリミッタにより規格を満足させる構成とし
た。これにより従来回路で必要であった飽和電流を設定
するための複雑な回路が不要となるとともに、微妙な調
整もなくなった。このため、シンプルな回路構成で消費
電力の少ない実用的な回路が実現できた。
これは、装置の小型化や、装置内部に電源を持たず局か
ら給電を受けて動作する装置への使用、さらに量産等を
考えた場合大きな効果がある。
ら給電を受けて動作する装置への使用、さらに量産等を
考えた場合大きな効果がある。
第１図に本発明の一実施例を示す。図中１，２はトラン
ジスタ７．８のベースとコレクタ間の容量によりトラン
ス１２のドライブ波形に“ひげ”が出るのを抑えるため
の電流制限用の抵抗、３．５はトランジスタ７．８の蓄
積時間を抑え、立ち上がり、立ち下り時間を早くするた
めのスピードアップコンデンサ、４，６はトランジスタ
７．８のベース電流制限用の抵抗、７．８はトランス１
２をドライブするためのトランジスタ、９は出力振幅を
決定するための抵抗、１０．１１は出力振幅を制限する
リミッタの働きとトランスの逆起電力によってバス上出
力に“ひげ”が出るのを抑える還流用としての働きをす
るダイオード、１２はトランス、５１はＡＭＩ送信信号
のプラス信号入力端子、５２はＡＭＩ送信信号のマイナ
ス信号入力端子、５３はトランス１２のプラス側入力端
子、５４はトランス１２の入力側巻線の中点端子、５５
はトランス１２のマイナス側入力端子、５６．５７はＡ
ＭＩ送信信号の出力端子、５８はトランス１２の出力側
巻線の中点端子である。
ジスタ７．８のベースとコレクタ間の容量によりトラン
ス１２のドライブ波形に“ひげ”が出るのを抑えるため
の電流制限用の抵抗、３．５はトランジスタ７．８の蓄
積時間を抑え、立ち上がり、立ち下り時間を早くするた
めのスピードアップコンデンサ、４，６はトランジスタ
７．８のベース電流制限用の抵抗、７．８はトランス１
２をドライブするためのトランジスタ、９は出力振幅を
決定するための抵抗、１０．１１は出力振幅を制限する
リミッタの働きとトランスの逆起電力によってバス上出
力に“ひげ”が出るのを抑える還流用としての働きをす
るダイオード、１２はトランス、５１はＡＭＩ送信信号
のプラス信号入力端子、５２はＡＭＩ送信信号のマイナ
ス信号入力端子、５３はトランス１２のプラス側入力端
子、５４はトランス１２の入力側巻線の中点端子、５５
はトランス１２のマイナス側入力端子、５６．５７はＡ
ＭＩ送信信号の出力端子、５８はトランス１２の出力側
巻線の中点端子である。
ＡＭＩ送信信号のプラス信号入力端子５１は電流制限用
抵抗１の一端に接続され、抵抗１の他端はスピードアッ
プコンデンサ３とベース電流制限用抵抗４との並列回路
の一端に接続され、この並列回路の他端はトランジスタ
７のベース端子に接続されている。トランジスタ７のコ
レクタ端子はトランス１２の入力側巻線の一端であるプ
ラス側入力端子５３に接続され、エミッタ端子は接地さ
れている。
抵抗１の一端に接続され、抵抗１の他端はスピードアッ
プコンデンサ３とベース電流制限用抵抗４との並列回路
の一端に接続され、この並列回路の他端はトランジスタ
７のベース端子に接続されている。トランジスタ７のコ
レクタ端子はトランス１２の入力側巻線の一端であるプ
ラス側入力端子５３に接続され、エミッタ端子は接地さ
れている。
ＡＭＩ送信信号のマイナス信号入力端子５２は電流制限
用抵抗２の一端に接続され、抵抗２の他端はスピードア
ップコンデンサ５とベース電流制限用抵抗６との並列回
路の一端に接続され、この並列回路の他端はトランジス
タ８のベース端子に接続されている。トランジスタ８の
コレクタ端子はトランス１２の入力側巻線の一端である
マイナス側入力端子５５に接続され、エミッタ端子は接
地されている。
用抵抗２の一端に接続され、抵抗２の他端はスピードア
ップコンデンサ５とベース電流制限用抵抗６との並列回
路の一端に接続され、この並列回路の他端はトランジス
タ８のベース端子に接続されている。トランジスタ８の
コレクタ端子はトランス１２の入力側巻線の一端である
マイナス側入力端子５５に接続され、エミッタ端子は接
地されている。
トランス１２の入力側巻線の中点端子５４は出力振幅を
決定するための抵抗９の一端に接続され、抵抗９の他端
は電源Ｖｃｃに接続されている。
決定するための抵抗９の一端に接続され、抵抗９の他端
は電源Ｖｃｃに接続されている。
ダイオード１０のカソード側はトランス１２の入力側巻
線の中点端子５４にアノード側はトランス１２のプラス
側入力端子５３に接続されている。ダイオード１１のカ
ソード側はトランス１２の入力側巻線の中点端子５４に
アノード側はトランス１２のマイナス側入力端子５５に
接続されている。
線の中点端子５４にアノード側はトランス１２のプラス
側入力端子５３に接続されている。ダイオード１１のカ
ソード側はトランス１２の入力側巻線の中点端子５４に
アノード側はトランス１２のマイナス側入力端子５５に
接続されている。
以上のような構成のドライバ回路において、ＡＭＩ送信
信号のプラス信号入力端子５１にパルス信号が入力され
ると、このパルス信号は電流制限用抵抗１およびスピー
ドアンプコンデンサ３とベース電流制限用抵抗４との並
列回路を経てトランジスタ７のベース端子に入力され、
トランジスタ７がＯＮＩ、、トランス１２の入力側巻線
の中点端子５４からプラス側入力端子５３に対して電流
が流れる。
信号のプラス信号入力端子５１にパルス信号が入力され
ると、このパルス信号は電流制限用抵抗１およびスピー
ドアンプコンデンサ３とベース電流制限用抵抗４との並
列回路を経てトランジスタ７のベース端子に入力され、
トランジスタ７がＯＮＩ、、トランス１２の入力側巻線
の中点端子５４からプラス側入力端子５３に対して電流
が流れる。
これによってトランス１２の出力端子５６．５７間にＡ
Ｍｌ信号としてのパルス信号が出力される。ＡＭＩ送信
信号のマイナス信号入力端子５２にパルス信号が入力さ
れた時も同様に、トランス１２の出力端子５６．５７間
にＡＭＩ信号としてのパルス信号が出力される。
Ｍｌ信号としてのパルス信号が出力される。ＡＭＩ送信
信号のマイナス信号入力端子５２にパルス信号が入力さ
れた時も同様に、トランス１２の出力端子５６．５７間
にＡＭＩ信号としてのパルス信号が出力される。
以上の実施例では、ダイオード１０．１１がそれぞれ１
個の場合を説明したが、２個以上のダイオードを直列に
接続した直列回路で構成することもできる。
個の場合を説明したが、２個以上のダイオードを直列に
接続した直列回路で構成することもできる。
以上説明したように本発明によれば、Ｉ４３０インタフ
エースのドライバ回路にダイオードリミッタ方式を採用
したことにより、調整箇所を持たないシンプルな回路構
成で、ＣＣＩＴＴ勧告Ｉ４３０インタフェースのドライ
バ回路を実現できる。
エースのドライバ回路にダイオードリミッタ方式を採用
したことにより、調整箇所を持たないシンプルな回路構
成で、ＣＣＩＴＴ勧告Ｉ４３０インタフェースのドライ
バ回路を実現できる。
これにより、本発明のドライバ回路を採用した装置の低
消費電力化、小型化、また効率的な量産化が可能となる
。
消費電力化、小型化、また効率的な量産化が可能となる
。
第１図は本発明の一実施例のブロック図、第２図、第３
図は、ＣＣＩＴＴ勧告■４３０インタフェースにおける
負荷抵抗５０Ω時のパルスマスク規定と負荷抵抗４００
Ω時のパルスマスク規定をそれぞれ示す図、 第４図はＣＣＩＴＴ勧告におけるインピーダンス特性の
規定を示す図である。 １．２・・・・・電流制限用の抵抗 ３．５・・・・・スピードアンプコンデンサ４．６・・
・・・ヘース電流制限用の抵抗７．８・・・・・トラン
ジスタ ９・・・・・・・出力振幅決定用の抵抗１０、１１
・・・・・ダイオード １２・・・・・・・トランス ５１ 、５２ ・・・・・ＡＭＩ送信信号の入力端子
５３・・・・・・・トランスのプラス側入力端子 ５４・・・・・・・トランスの入力側巻線の中点端子 ５５・・・・・・・トランスのマイナス側入力端子 ５６．５７ ・・・・・ＡＭＩ送信信号の出力端子５
８・・・・・・・トランスの出力側巻線の中点端子
図は、ＣＣＩＴＴ勧告■４３０インタフェースにおける
負荷抵抗５０Ω時のパルスマスク規定と負荷抵抗４００
Ω時のパルスマスク規定をそれぞれ示す図、 第４図はＣＣＩＴＴ勧告におけるインピーダンス特性の
規定を示す図である。 １．２・・・・・電流制限用の抵抗 ３．５・・・・・スピードアンプコンデンサ４．６・・
・・・ヘース電流制限用の抵抗７．８・・・・・トラン
ジスタ ９・・・・・・・出力振幅決定用の抵抗１０、１１
・・・・・ダイオード １２・・・・・・・トランス ５１ 、５２ ・・・・・ＡＭＩ送信信号の入力端子
５３・・・・・・・トランスのプラス側入力端子 ５４・・・・・・・トランスの入力側巻線の中点端子 ５５・・・・・・・トランスのマイナス側入力端子 ５６．５７ ・・・・・ＡＭＩ送信信号の出力端子５
８・・・・・・・トランスの出力側巻線の中点端子
Claims (1)
- （１）入力側巻線と出力側巻線に、中点端子を持つトラ
ンスと、 前記トランスのプラス側入力端子に接続され、ＡＭＩ送
信信号のプラス信号によりオンされるトランス駆動用の
第１のトランジスタと、 前記トランスのマイナス側入力端子に接続され、ＡＭＩ
送信信号のマイナス信号によりオンされるトランス駆動
用の第２のトランジスタと、 前記トランスのプラス側入力端子と入力側巻線の中点端
子との間に、アノード側がプラス側入力端子にカソード
側が入力側巻線の中点端子に接続されるように設けられ
た１個以上のダイオードの直列回路よりなる第１のダイ
オード回路と、前記トランスのマイナス側入力端子と入
力側巻線の中点端子との間に、アノード側がマイナス側
入力端子にカソード側が入力側巻線の中点端子に接続さ
れるように設けられた１個以上のダイオードの直列回路
よりなる第２のダイオード回路とを備え、 前記トランスの入力側巻線の中点端子に電源が供給され
るドライバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18856586A JPH0611144B2 (ja) | 1986-08-13 | 1986-08-13 | ドライバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18856586A JPH0611144B2 (ja) | 1986-08-13 | 1986-08-13 | ドライバ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6346037A true JPS6346037A (ja) | 1988-02-26 |
| JPH0611144B2 JPH0611144B2 (ja) | 1994-02-09 |
Family
ID=16225912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18856586A Expired - Lifetime JPH0611144B2 (ja) | 1986-08-13 | 1986-08-13 | ドライバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611144B2 (ja) |
-
1986
- 1986-08-13 JP JP18856586A patent/JPH0611144B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0611144B2 (ja) | 1994-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0320943B2 (ja) | ||
| JPS6346037A (ja) | ドライバ回路 | |
| JPS632487B2 (ja) | ||
| US4543496A (en) | Data converter and line driver for a digital data communication system | |
| JP3049712B2 (ja) | 利得制御増幅回路 | |
| JP2586071Y2 (ja) | レベル変換回路 | |
| SU610316A1 (ru) | Входное телеграфное устройство | |
| JPH046281Y2 (ja) | ||
| JPH0141253Y2 (ja) | ||
| JPH0342791Y2 (ja) | ||
| JP3016782B2 (ja) | 光送信器 | |
| JPH0292044A (ja) | 伝送回路 | |
| JPS6398228A (ja) | 信号出力装置 | |
| JPS60131099U (ja) | ２線式伝送器 | |
| JPH02156723A (ja) | Ｅｃｌ回路の終端回路 | |
| JPS6218806A (ja) | 電流・電圧変換回路 | |
| JPS59174658U (ja) | 低入力選択回路 | |
| JPS58189619U (ja) | レベルシフト回路 | |
| GB1048093A (en) | Improvements relating to negative impedance converter circuits | |
| JPH01114148A (ja) | ループ形成回路 | |
| JPS61245747A (ja) | バ−スト信号伝送用パルストランス駆動回路 | |
| JPS6050541U (ja) | 信号切換回路 | |
| JPS6126252B2 (ja) | ||
| JPS60223228A (ja) | ２信号から３信号を発生するための信号変換回路 | |
| JPS63107238A (ja) | 回線雑音重畳回路 |