JPS6347331B2 - - Google Patents
Info
- Publication number
- JPS6347331B2 JPS6347331B2 JP58082507A JP8250783A JPS6347331B2 JP S6347331 B2 JPS6347331 B2 JP S6347331B2 JP 58082507 A JP58082507 A JP 58082507A JP 8250783 A JP8250783 A JP 8250783A JP S6347331 B2 JPS6347331 B2 JP S6347331B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- alignment mark
- alignment
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Element Separation (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
（技術分野）
この発明は、誘電体分離ウエハの単結晶島上に
精度よく素子を形成するための半導体集積回路装
置用合せマークに関する。
精度よく素子を形成するための半導体集積回路装
置用合せマークに関する。
（従来技術）
従来の誘電体分離形集積回路装置では、通常研
摩したウエハの表面即ち、誘電体分離ウエハの単
結晶島上には基準となる拡散用の位置合せマーク
が刻まれていないため、第１層目の拡散層を形成
するための位置合せ精度は非常に悪く歩留り低下
要因の一つとなつていた。
摩したウエハの表面即ち、誘電体分離ウエハの単
結晶島上には基準となる拡散用の位置合せマーク
が刻まれていないため、第１層目の拡散層を形成
するための位置合せ精度は非常に悪く歩留り低下
要因の一つとなつていた。
たとえば、グリツドラインを目標にして位置合
せをするにしても、誘電体分離ウエハは研摩量が
ウエハ内で５〜10μｍ近くもバラツクこともあ
り、表面に表われるグリツドライン巾は一定でな
く大かれ少なかれ、バラツキがあるものであり、
位置合せの基準とはなり得ない場合が多かつた。
せをするにしても、誘電体分離ウエハは研摩量が
ウエハ内で５〜10μｍ近くもバラツクこともあ
り、表面に表われるグリツドライン巾は一定でな
く大かれ少なかれ、バラツキがあるものであり、
位置合せの基準とはなり得ない場合が多かつた。
このような欠点を改良する試みとして、研摩バ
ラツキを考慮して複数個の形状の異なる基準パタ
ーンを埋めこんでおく、特開昭55−158633のよう
な工夫もあるが、この方法では基準パターン形成
のため、余分なスペースを必要とするとか他の島
の形状をそこねることなく深さの異なる複数個の
溝を同時に精度よく実現するのが実際には困難で
あるなどの問題が多かつた。
ラツキを考慮して複数個の形状の異なる基準パタ
ーンを埋めこんでおく、特開昭55−158633のよう
な工夫もあるが、この方法では基準パターン形成
のため、余分なスペースを必要とするとか他の島
の形状をそこねることなく深さの異なる複数個の
溝を同時に精度よく実現するのが実際には困難で
あるなどの問題が多かつた。
（発明の目的）
この発明は、上記従来の欠点を除去するために
なされたもので、誘電体分離ウエハの単結晶島の
所定の位置に精度よく素子を形成できる半導体集
積回路装置用合せマークを提供することを目的と
するものである。
なされたもので、誘電体分離ウエハの単結晶島の
所定の位置に精度よく素子を形成できる半導体集
積回路装置用合せマークを提供することを目的と
するものである。
（発明の構成）
この発明の半導体集積回路装置用合せマーク
は、先端部分にストライプ状の複数の羽根を有す
る「＋」字形合せマークを該複数の羽根のいずれ
かが誘電体分離壁に囲まれた単結晶島の分離壁を
またぐようにしたものである。
は、先端部分にストライプ状の複数の羽根を有す
る「＋」字形合せマークを該複数の羽根のいずれ
かが誘電体分離壁に囲まれた単結晶島の分離壁を
またぐようにしたものである。
（実施例）
以下、この発明の半導体集積回路装置用合せマ
ークの実施例について図面に基づき説明する。第
１図はその一実施例に適用される誘電体分離ウエ
ハの製造工程中の一断面図である。
ークの実施例について図面に基づき説明する。第
１図はその一実施例に適用される誘電体分離ウエ
ハの製造工程中の一断面図である。
この第１図の形状に至る迄には、まず面方位
（100）の単結晶シリコン１の一方の主表面に絶縁
膜（図示せず）を形成し、これをマスクとしてこ
の一方の主表面側に分離溝２を形成する。
（100）の単結晶シリコン１の一方の主表面に絶縁
膜（図示せず）を形成し、これをマスクとしてこ
の一方の主表面側に分離溝２を形成する。
分離溝２の形成のためのエツチング液として、
たとえば、KOH−イソプロピルアルコール−水
の混合液を用いると、エツチング速度が最も遅い
（111）面で囲まれたＶ字型断面の分離溝２が形成
される。
たとえば、KOH−イソプロピルアルコール−水
の混合液を用いると、エツチング速度が最も遅い
（111）面で囲まれたＶ字型断面の分離溝２が形成
される。
分離溝２を形成した後、マスクに用いた絶縁膜
を除去し、絶縁分離用のSiO2膜３に新たに形成
する。
を除去し、絶縁分離用のSiO2膜３に新たに形成
する。
その後、支持体となる多結晶シリコン４をシリ
コン単結晶１の一方の主表面側に気相化学反応法
によりシリコン単結晶１とほぼ同じ厚さに成長さ
せる。ここ迄の工程で第１図に示す形状の断面図
になる。
コン単結晶１の一方の主表面側に気相化学反応法
によりシリコン単結晶１とほぼ同じ厚さに成長さ
せる。ここ迄の工程で第１図に示す形状の断面図
になる。
次に、単結晶シリコン１をその裏面からＶ字型
溝２の先端に達するまで（点線Ａで示す部分ま
で）研摩除去し、第２図（誘電体分離ウエハ完成
後の平面図）に示すような誘電体分離された単結
晶島５ａ，５ｂ，５ｃ…５ｎを形成する。
溝２の先端に達するまで（点線Ａで示す部分ま
で）研摩除去し、第２図（誘電体分離ウエハ完成
後の平面図）に示すような誘電体分離された単結
晶島５ａ，５ｂ，５ｃ…５ｎを形成する。
次に、単結晶島にコレクタ領域、ベース領域、
エミツタ領域などの拡散を行い、トランジスタな
どの素子を形成する。その素子形成のための最初
の拡散パターンの位置合せに当つて、誘電体分離
ウエハでそれぞれに分離された単結晶島５ａ〜５
ｎの一つを基準パターン用単結晶島として選定
（ここでは島５ｂを選定）し、この単結晶島５ｂ
を画する辺、つまり、絶縁分離用のSiO2膜３に
第３図に示すような拡散領域を形成するための基
準パターンとしてのストライプ状の複数の羽根６
ａ，６ｂ，６ｃを持つた十字型合せマーク６を単
結晶島５ｂの中心にくるように合わせる。
エミツタ領域などの拡散を行い、トランジスタな
どの素子を形成する。その素子形成のための最初
の拡散パターンの位置合せに当つて、誘電体分離
ウエハでそれぞれに分離された単結晶島５ａ〜５
ｎの一つを基準パターン用単結晶島として選定
（ここでは島５ｂを選定）し、この単結晶島５ｂ
を画する辺、つまり、絶縁分離用のSiO2膜３に
第３図に示すような拡散領域を形成するための基
準パターンとしてのストライプ状の複数の羽根６
ａ，６ｂ，６ｃを持つた十字型合せマーク６を単
結晶島５ｂの中心にくるように合わせる。
ここで、十字型合せマーク６は羽根６ａ，６
ｂ，６ｃにいずれかが単結晶島５ｂの表面に露出
したSiO2膜３をまたぐ程度の大きさであり、羽
根６ａ，６ｂ，６ｃとSiO2膜３の位置関係によ
り正確な位置合せをするものである。第２図にお
けるSiO2膜３および多結晶シリコン４部分の巾
は、研摩工程を経て形成されるため、大かれ、少
なかれバラツキがある。第４図に示されるように
単結晶島５ｂが研摩工程でのバラツキにより大き
いとき即ち、SiO2膜３および多結晶シリコン４
部分の巾が狭いときは外側の羽根６ａまたは中央
の羽根６ｂで位置合せをし、逆に第５図に示され
るように、単結晶島５ｂの寸法が小さくなつたと
き即ち、SiO2膜３および多結晶シリコン４部分
の巾が広いときは内側の羽根６ｃで位置合せをす
るものである。
ｂ，６ｃにいずれかが単結晶島５ｂの表面に露出
したSiO2膜３をまたぐ程度の大きさであり、羽
根６ａ，６ｂ，６ｃとSiO2膜３の位置関係によ
り正確な位置合せをするものである。第２図にお
けるSiO2膜３および多結晶シリコン４部分の巾
は、研摩工程を経て形成されるため、大かれ、少
なかれバラツキがある。第４図に示されるように
単結晶島５ｂが研摩工程でのバラツキにより大き
いとき即ち、SiO2膜３および多結晶シリコン４
部分の巾が狭いときは外側の羽根６ａまたは中央
の羽根６ｂで位置合せをし、逆に第５図に示され
るように、単結晶島５ｂの寸法が小さくなつたと
き即ち、SiO2膜３および多結晶シリコン４部分
の巾が広いときは内側の羽根６ｃで位置合せをす
るものである。
また、各羽根を連絡している十字パターンは合
せマークとして全体パターンからより早く見つけ
やすくなるのである方が好ましい。
せマークとして全体パターンからより早く見つけ
やすくなるのである方が好ましい。
以上説明したように、第１の実施例では羽根つ
き合せマークを誘電体分離されて表面に露出した
単結晶島に精度よく合わせることが容易であるた
め、素子形成のための拡散パターンを単結晶島に
精度よく合わせることができる。
き合せマークを誘電体分離されて表面に露出した
単結晶島に精度よく合わせることが容易であるた
め、素子形成のための拡散パターンを単結晶島に
精度よく合わせることができる。
したがつて、研摩工程による表面に露出した単
結晶島のバラツキがあつても、第４，５図に示す
ように位置決めすれば、精度よく単結晶島へ素子
形成のための拡散パターンを位置合せすることが
できる。
結晶島のバラツキがあつても、第４，５図に示す
ように位置決めすれば、精度よく単結晶島へ素子
形成のための拡散パターンを位置合せすることが
できる。
さらに、特定の基準パターンを作成するために
必要な広い分離領域を形成する必要もなく、チツ
プサイズの縮少もできる利点がある。
必要な広い分離領域を形成する必要もなく、チツ
プサイズの縮少もできる利点がある。
さらに、第１の実施例では、誘電体分離（完全
絶縁物分離）形集積回路について説明したが、た
とえば、一般にポリプレーナ形と称される集積回
路についても、ウエハ研摩工程を中間工程として
有するので、この発明が適用できる。
絶縁物分離）形集積回路について説明したが、た
とえば、一般にポリプレーナ形と称される集積回
路についても、ウエハ研摩工程を中間工程として
有するので、この発明が適用できる。
また、第３図で示した合せマーク６はＸ、Ｙお
よびＺ方向のズレに対する基準パターンとして機
能すればよいのであるから、四角形のみだけでな
く、たとえば三角形の各辺の一部、あるいは円の
各円周の一部を残したものに限らず、この発明の
精神を逸脱しない範囲であればどのような形状で
もよいことを理解すべきである。
よびＺ方向のズレに対する基準パターンとして機
能すればよいのであるから、四角形のみだけでな
く、たとえば三角形の各辺の一部、あるいは円の
各円周の一部を残したものに限らず、この発明の
精神を逸脱しない範囲であればどのような形状で
もよいことを理解すべきである。
（発明の効果）
以上のように、この発明の半導体集積回路装置
用合せマークによれば、羽根つき十字型合せマー
クを素子の拡散層形成のための基準パターンとし
て用意して誘電体分離ウエハの単結晶島の誘電体
分離壁をまたぐように形成して位置合せに使用す
るようにしたので、誘電体分離ウエハに特有な研
摩工程バラツキがあつても、単結晶島上の所定の
場所に素子を精度よく形成できるものである。
用合せマークによれば、羽根つき十字型合せマー
クを素子の拡散層形成のための基準パターンとし
て用意して誘電体分離ウエハの単結晶島の誘電体
分離壁をまたぐように形成して位置合せに使用す
るようにしたので、誘電体分離ウエハに特有な研
摩工程バラツキがあつても、単結晶島上の所定の
場所に素子を精度よく形成できるものである。
第１図はこの発明の半導体集積回路装置用合せ
マークに適用される誘電体分離ウエハの半成品の
断面図、第２図は誘電体分離ウエハの完成後の平
面図、第３図はこの発明の半導体集積回路装置用
合せマークの一実施例を示す平面図、第４図およ
び第５図は第３図の半導体集積回路装置用合せマ
ークによる位置合せ状態を示す平面図である。 １……単結晶シリコン、２……分離溝、３……
SiO2膜、４……単結晶シリコン、５ａ〜５ｎ…
…単結晶島、６……十字型合せマーク、６ａ〜６
ｃ……羽根。
マークに適用される誘電体分離ウエハの半成品の
断面図、第２図は誘電体分離ウエハの完成後の平
面図、第３図はこの発明の半導体集積回路装置用
合せマークの一実施例を示す平面図、第４図およ
び第５図は第３図の半導体集積回路装置用合せマ
ークによる位置合せ状態を示す平面図である。 １……単結晶シリコン、２……分離溝、３……
SiO2膜、４……単結晶シリコン、５ａ〜５ｎ…
…単結晶島、６……十字型合せマーク、６ａ〜６
ｃ……羽根。
Claims (1)
- 【特許請求の範囲】 １ 誘電体分離壁に囲まれた単結晶島に素子を形
成する工程に用いる合せマークにおいて、 先端にストライプ状の複数の羽根を有する十字
形合せマークの該複数の羽根のいずれかが、前記
単結晶島の前記誘電体分離壁をまたぐように形成
したことを特徴とする半導体集積回路装置用合せ
マーク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58082507A JPS59208722A (ja) | 1983-05-13 | 1983-05-13 | 半導体集積回路装置用合せマ−ク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58082507A JPS59208722A (ja) | 1983-05-13 | 1983-05-13 | 半導体集積回路装置用合せマ−ク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59208722A JPS59208722A (ja) | 1984-11-27 |
| JPS6347331B2 true JPS6347331B2 (ja) | 1988-09-21 |
Family
ID=13776417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58082507A Granted JPS59208722A (ja) | 1983-05-13 | 1983-05-13 | 半導体集積回路装置用合せマ−ク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59208722A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6077421A (ja) * | 1983-10-05 | 1985-05-02 | Fujitsu Ltd | 位置合わせ方法 |
| JPS60160122A (ja) * | 1984-01-30 | 1985-08-21 | Rohm Co Ltd | サーマルプリントヘッドの製造方法 |
| JP2751214B2 (ja) * | 1988-06-24 | 1998-05-18 | ソニー株式会社 | 半導体基板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50153862U (ja) * | 1974-06-07 | 1975-12-20 |
-
1983
- 1983-05-13 JP JP58082507A patent/JPS59208722A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59208722A (ja) | 1984-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4233091A (en) | Method of manufacturing semiconductor devices having improved alignment marks | |
| US5369050A (en) | Method of fabricating semiconductor device | |
| EP0039411B1 (en) | Process for fabricating an integrated pnp and npn transistor structure | |
| US5397731A (en) | Method of manufacturing semiconductor integrated circuit device | |
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| US3844858A (en) | Process for controlling the thickness of a thin layer of semiconductor material and semiconductor substrate | |
| US4338620A (en) | Semiconductor devices having improved alignment marks | |
| JP2918299B2 (ja) | 半導体圧力センサおよびそれを有する半導体装置の製造方法 | |
| US3969749A (en) | Substrate for dielectric isolated integrated circuit with V-etched depth grooves for lapping guide | |
| WO1985004134A1 (en) | Process for forming and locating buried layers | |
| JPS6347331B2 (ja) | ||
| JP3276146B2 (ja) | 半導体装置及びその製造方法 | |
| JPS59182538A (ja) | 半導体装置およびその製造方法 | |
| JPS60229334A (ja) | 半導体装置の製造方法 | |
| JPH0347570B2 (ja) | ||
| JP3107624B2 (ja) | マスク位置合わせのための基準パターン形成方法 | |
| JPH0481329B2 (ja) | ||
| JPS5840337B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6359532B2 (ja) | ||
| CN121311062A (zh) | 半导体器件以及半导体器件的制备方法 | |
| JPH04307735A (ja) | 半導体装置の製造方法 | |
| JPS62176142A (ja) | 誘電体分離基板の製造方法 | |
| JPS60128633A (ja) | 半導体装置ならびにその製造方法 | |
| JPS6225270B2 (ja) | ||
| JPS6161431A (ja) | 半導体装置の製造方法 |