JPS6347353B2 - - Google Patents

Info

Publication number
JPS6347353B2
JPS6347353B2 JP57125608A JP12560882A JPS6347353B2 JP S6347353 B2 JPS6347353 B2 JP S6347353B2 JP 57125608 A JP57125608 A JP 57125608A JP 12560882 A JP12560882 A JP 12560882A JP S6347353 B2 JPS6347353 B2 JP S6347353B2
Authority
JP
Japan
Prior art keywords
capacitor
integrated circuit
circuit device
chip
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57125608A
Other languages
English (en)
Other versions
JPS58111359A (ja
Inventor
Fuirofusukii Eriotsuto
Paakinson Waado
Uiruson Denisu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera AVX Components Corp
Original Assignee
AVX Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AVX Corp filed Critical AVX Corp
Publication of JPS58111359A publication Critical patent/JPS58111359A/ja
Publication of JPS6347353B2 publication Critical patent/JPS6347353B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/475—Capacitors in combination with leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/15—Containers comprising an insulating or insulated base
    • H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 本発明は集積回路（IC）装置に関するもので
あり、更に詳細には、成型セラミツク封入容器を
採用した形のIC装置に関するものである。
本明細書は、1981年１月12日付の米国特許出願
第224127号「集積回路装置及びサブアセンブリ」
の明細書の、部分的には、続編である。
IC装置は、コンパクトさと信頼度を要求され
る多様な電子装置の分野と共に電子計算機の記憶
素子回路の部品としてひん繁に応用されている。
IC内のスイツチング回路を駆動することによ
つて、パルスが発生し、それが他のIC装置の記
憶回路ともつながつている。電源回路を通して伝
わつてゆくことが知られている。十分な振幅をも
つパルスが第２のIC装置あるいは与えられたIC
装置上の別の回路に送られた場合には、そのパル
スは誤まつた読みとりをもたらし得る。そのよう
な誤まつた読みとりは当業界では「ソフトエラ
ー」と呼ばれている。
パルスが別の回路を通つて送られるのを最小化
するために、IC装置の電力供給をコンデンサで
並列接続（分路）することは知られている。この
分路コンデンサはリンギングあるいはパルス伝達
を減衰させ、最小化させるように作用する。
分路回路中のリード線の長さ、すなわちコンデ
ンサと電力供給へつながれたIC装置との間の距
離は、満足できる減衰を達成するために必要な容
量の大きさに重要な影響を持つことがわかつてい
る。リード線が長くなれば、減衰回路の誘導性リ
アクタンスがそれだけ大きくなり、従つて、減衰
を有効に行うために必要な容量の値は大きくなけ
ればらない。
これまで知られている装置、例えば電子計算機
の記憶装置においては、従来のやり方でコンデン
サはIC装置の外部に置かれており、従つて、IC
とコンデンサをつなぐためにかなりな長さを有す
る導体が必要となる。そして、必要な長いリード
線長を打消すために、比較的大きい容量のコンデ
ンサが用いられることとなる。継済的な因子の他
に、大きな容量を用いることで、場所が大きくと
られてしまう。減衰を有効に行うために必要なコ
ンデンサの大きさは、しばしばICそれ自身の大
きさと同程度かあるいはそれよりも大きい程であ
るからである。
コンパクトさを保つために、コンデンサをIC
装置それ自身の中に直接埋めこむことが提案され
ている。そのような構成を採用したリードフレー
ムアセンブリとコンデンサは1981年１月12日付の
前記米国特許出願第224127号に述べられている。
コンデンサを備えた形のIC装置を得るような
試みを行なつた他の構成については、例えば、米
国特許第4023198号、第4105475号、第4168507号、
第4208698号、第4249196号及び日本国特許明細書
第53−121329号にみいだされる。
ICパツケージとして、ICチツプを収納するよ
うな空胴を有する外部部品を用いる方法も知られ
ており、そのような構造は例えば米国特許第
3697666号に示されている。
本発明は、進歩したIC装置に関するものであ
り、更に詳細には、IC部品、例えば複数個の回
路を有したシリコンチツプが、セラミツク容器の
ようなパツケージの中にカプセル封入されている
形の進歩したIC装置に関するものである。
本発明に従えば、下ぶた（下シエル）と上ぶた
（上シエル）を有するセラミツク容器が得られる。
それは付加的条件として好ましくは貝のような形
をしており、すくなくとも下ぶたは、また好まし
くは上ぶたも、へこみを有している。チツプコン
デンサは、そのへこみにとりつけられて、下ぶた
の床となる。
IC装置はこのコンデンサの上表面にとりつけ
られる。ICチツプの電力供給端子とコンデンサ
の端子との間に接続が行なわれ、それによつてチ
ツプの電力供給端子の間にコンデンサが分路され
る。
上述の部品が接近することになり、電力供給端
子とコンデンサとの間の接続体のリード長は非常
に短かく保たれ、非常に小さいインダクタンスを
有する回路を供給することが可能となる。小さな
インダクタンスの値のために、電力供給へ送られ
るスイツチングパルスは、非常に小さな容量のコ
ンデンサで減衰させることができる。コンデンサ
の値が小さいため、ICデバイスの全体の大きさ
は従来のIC装置とくらべても変わらないものと
でき、従つてコンパクトさが保たれる。
従つて、本発明の目的は、セラミツク容器を有
する形の進歩したIC装置を得ることである。
本発明の他の目的は、既述のような、へこみを
有しその床にコンデンサをとりつけ、それがIC
装置それ自身をとりつけるための台となるような
下ぶたを含むセラミツク容器に収納された形の進
歩したIC装置を得ることである。IC装置のコン
デンサと電力供給端子との間に内部リード接続が
なされ、上記端子はセラミツク容器へつながれた
リードフレーム装置の導体部分に同様に接続され
ている。あるいはリードフレームの替りに、導体
部分をセラミツクコンデンサ容器の上にかぶせて
もよい。
この後、セラミツクの第２のふたが第１のふた
につながれ、セラミツク封入ICが得られる。
コンデンサとICが近接しているために、ICの
電力供給端子とコンデンサの端子との間のリード
が非常に短かくでき、従つて最小のコンデンサに
よつて効果的減衰が得られる。
これまで述べた、あるいは以降に現われる、目
的を実現するために、以下の図面を参照した詳細
な説明が有効であろう。
図面を参照すると、第１図には、本発明に従う
IC装置の部品が示されている。すなわち、リー
ドフレームを形づくつている。細長いウエブ
（Web）あるいは金属の格子板１０でできたイン
クリメント（increment）、集積回路装置を封入
するセラミツクの下ぶた１１が示されている。リ
ードフレーム区分１０はインデツクス用孔１２を
備えた細長いウエブ部分を構成し、以下に述べる
動作を実行するための自動化機械へ、そのウエブ
を送り出し、処理することが可能となつているこ
とがわかる。
リードフレームそれ自身及びそれを送出する自
動化機械は本発明に含まれないし、当業者にはよ
く知られており、それらの詳細な説明の必要はな
い。リードフレーム１０が周辺部分１３と、複数
個の導体１４とそれらの間に打抜かれた空間部分
１５を含み、それによつて導体１４が導電性径路
を供給し、それの外部端が第３図の接触部分を構
成し、それの内部端１７はICチツプ１８の端子
につながれるようになつている。
第１図に示されたように、セラミツク下ぶた１
１は中央部へこみ領域１９を含んでいる。導体１
７の内部端はへこみ領域１９の境界を定義してい
る。リードフレーム１０は、低温溶融ガラスの層
２０中へ埋込まれるように、セラミツク下ぶた１
１に接着されているのが望ましい。そのことによ
つてガラス層の上端と導体１７の表面とが本質的
に同一面にそろうようになつていることが望まし
い。上述のような、低融点ガラス層を用いてリー
ドフレームを埋込むように接着することは、それ
身従来の方法であり、例えば既出の米国特許第
3697666号に述べられている。
セラミツクコンデンサ２１はセラミツク下ぶた
１１中のへこみ１９中にとりつけられ、そのとり
つけは、低融点ガラス層（図示されていない）を
用いるか、あるいは同等の耐熱性接着剤を用いる
ことによつて行なわれる。コンデンサ２１は端子
２２，２３を有し、それらは、従来と同様に、コ
ンデンサの別の電極層へ電気的につながれてい
る。
コンデンサの表面２４にはICチツプ１８の裏
面部が接着されている。
図示した実施例においては、コンデンサの表面
は最初にそれに銀、金あるいは同等な金属の中央
部層２５が接着される。層２５は、表面２４に金
属とガラスフリツトの混合剤を塗布し、それをそ
の場所で加熱することによつて形成することが好
ましく、それによつて強力な接着性層が形成され
る。
チツプ１８は、コンデンサ２１の金属層２５と
チツプの裏面との間に接着体を挿入することによ
つて、コンデンサへ接着される。加熱の後、接着
剤は溶解し、ICチツプをコンデンサへ固定する。
チツプをコンデンサ上へ固定するために別の接
着法を用いてもよい。注意することは、その接着
剤がその後の工程の中の加熱工程に耐えるもので
あることである。
ICチツプは複数個の内部回路（図示されてい
ない）を含んでおり、それら回路へのアクセスは
端子２６でなされる。
端子２７，２７はチツプ１８の電力供給端子で
ある。短い長さのジヤンパ線である接続体２８，
２８はリードフレームの電力供給入力導体１７′，
１７′とICチツプの入力２７，２７との間の距離
をつないでいる。
コンデンサ２１の端子とチツプの電力供給端子
２７，２７との間に接続を行うために、各々のコ
ンデンサの端子２２と２３とICチツプの各々の
端子２７，２７との間に第２のジヤンパ接続体２
９，２９′が形成される。
リードフレームの他の各々の導体とチツプの他
の端子との間には従来既知の方法で接続Ｔが行わ
れる。
チツプアセンブリは、既述の下ぶたアセンブリ
の上に上ぶた３０を置くことにより完成する。第
４図の上ぶた３０には、下ぶた中のへこみ１９と
同じ位置にへこみ３１を含んでおり、それによつ
て上、下ぶたの間に室３２を形成し、ジヤンパ接
続体Ｔ、２８，２９等のためのスペースを与え
る。
上ぶた３０は下ぶたに接着され、ハーメチツク
シールを形成する。下ぶた１１を平面で四角い形
状をした予備成型体３３中に置くことによつて接
着を行うことが望ましい。それによつてリードフ
レームの突出した接続体１４のためのスペースが
供給される。
予備成型体３３は鉛を含むガラスでできてお
り、低温、例えば460℃で不透明化し、導体１４
の表面レベルよりもわずかに高い（例えば約130
ミクロン（５ミル））レベル３４まで延びる。
下ぶたの外周よりも好ましくは大きい上ぶたの
外周は、とりかこむ予備成型体の最上端上に位置
している。上ぶたに力が加えられ、その組合せ物
が失透温度にさらされ、予備成型体が溶融し、上
ぶたの材料をとかしこみ、突出接続体１４をとり
かこむすべてのすきまをうずめ、IC装置のため
の外気を通さないハーメチツクシール様の容器が
できあがる。
既知のように、導体１４はリードフレームのも
との面に対し本質的に直角に折り曲げられ、隣接
する導体をつなぐリードフレームの金属部は除去
され、これによつて第３図に示されたようなIC
装置が形成される。
第５図には、同様な部品には同じ番号が与えら
れているが、同様なIC装置が示されている。第
５図の装置は既述の実施例と、室３２へまで延び
ているリードフレームの替りに、下ぶた１１上に
個別導体３５がかぶせられている点で異なつてい
る。
そのような実施例において、ジヤンパ３６が導
体３５と端子２６との間につながれている。導体
３５への外部接続は、別の金属体３７の組によつ
て供給され、それはそれ自身、後で切離される金
属ウエブのインクリメントを形成している。
上述の説明から、本発明に従えば、セラミツク
容器の中にセラミツクチツプコンデンサが封入さ
れ、そのコンデンサがIC装置の支持台を形成し
ており、ICチツプの電力供給端子とコンデンサ
の端子との間に短かいジヤンパ接続体がつながれ
ていることを特徴とするセラミツク封入IC装置
が得られることがわかるであろう。ジヤンパ接続
体が非常に短かいために、回路に付加される誘導
性リアクタンスの量は最小となり、そのため、
ICチツプの中のスイツチング回路によつて発生
するパルスの減衰は、コンデンサの容量が小さい
にもかかわらず、効果的に行うことがきる。
完成したIC装置は、これまで知られているIC
装置と同じ外形寸法を有している。
内部コンデンサを用いることによつて、大きい
容量をもつ大形の外部コンデンサを用いる必要は
なくなる。
当業者には明らかなように、また例として述べ
た容器からわかるように、構造の詳細に関して各
種の数多くの変更が、本発明の範囲からはずれる
ことなく可能であることがわかるであろう。従つ
て、それらのものは本発明の特許請求の範囲に含
まれるべきである。
【図面の簡単な説明】
第１図はセラミツク容器の一部分にとりつけら
れたリードフレームサブアセンブリの外観図であ
る。第２図は、第１図の部分の拡大図であり、よ
りすすんだ作製段階を示している。第３図は、本
発明に従う完成したIC装置の平面図である。第
４図は、第３図のライン４−４にそつた断面図で
ある。第５図は、本発明の別の実施例について
の、第４図と似た拡大断面図である。 参照番号、１０……リードフレーム、１１……
下ぶた、１２……インデツクス孔、１３……周囲
枠、１４……導体部、１５……打抜き部、１７…
…内部端、１７′……電力供給入力端子、１８…
…ICチツプ、１９……へこみ部、２０……接着
層、２１……コンデンサ、２２……端子、２３…
…端子、２４……表面、２５……金属層、２６…
…端子、２７……電力供給端子、２８……接続
体、２９……第２の接続体、２９′……第２の接
続体、３０……上ぶた、３１……へこみ、３２…
…室、３３……予備成型体、３４……レベル、３
５……導体、３６……ジヤンパ、３７……金属
体。

Claims (1)

  1. 【特許請求の範囲】 １ 集積回路装置であつて、 上方に開いた中央へこみ領域を有する下ぶたと
    上ぶたを有するセラミツク容器であつて、上記
    上、下ふたが上記下ぶたの上の面と一致した分離
    面にそつて互いに接着されて上記下ぶた内に床部
    分を有する室を規定している、セラミツク容器
    と、 上記室の上記床部分上に接着されて、表面と端
    子とを有しているセラミツクチツプコンデンサ
    と、 上記セラミツクチツプコンデンサの上記表面に
    裏面を接着されて、各々上記端子の各１つに対し
    て空間的に近接した１対の電力供給端子を含んで
    いるようなICチツプと、 複数個の互に離れた導体部であつて、上記上、
    下ぶたの間の上記分離面位置にとりつけられて、
    上記下ぶたの上記上の面に接着されており、上記
    室の境界部分を規定する内部端部分と上記容器の
    外へ延びた外部端部分とを有する、複数個の導体
    部と、 上記電力供給端子の各々と上記コンデンサの上
    記端子との間につながれた、上記室内の第１の対
    の接続体と、 上記電力供給端子の１つと上記導体部の１つと
    の間をつないでいる、上記室内の第２の対の接続
    体と、 を含む前記集積回路装置。 ２ 特許請求の範囲第１項の集積回路装置であつ
    て、上記導体部がリードフレームサブアセンブリ
    を規定する金属のウエブで形成されており、上記
    リードフレームサブアセンブリが絶縁性コンパウ
    ンドの層によつて上記下ぶたの上の面に接着され
    ており、隣接する上記導体部間の空間に上記絶縁
    性コンパウンドのインクリメントが充填されてお
    り、それによつて上記導体部の上の面と上記層の
    上の面とが本質的に同一面にそろつている前記集
    積回路装置。 ３ 特許請求の範囲第２項の集積回路装置であつ
    て、上記絶縁性コンパウンド層がガラスを含む前
    記集積回路装置。 ４ 特許請求の範囲第１項の集積回路装置であつ
    て、上記導体部は金属とガラスフリツトの混合材
    を塗布した個別導体を含む前記集積回路装置。 ５ 特許請求の範囲第１項の集積回路装置であつ
    て、上記上ぶたがへこみを含み、上記上ぶたと下
    ぶたのへこみが上記室を規定するように定められ
    た位置に設けられている前記集積回路装置。 ６ 特許請求の範囲第１項の集積回路装置であつ
    て、上記コンデンサの上記表面と上記ICチツプ
    の裏面との間の上記接着が、上記表面上にとりつ
    けられた金属層によつて形成され、上記金属層と
    上記ICチツプの裏面との間に接着が行なわれる
    前記集積回路装置。
JP57125608A 1981-12-22 1982-07-19 集積回路装置 Granted JPS58111359A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/333,411 US4451845A (en) 1981-12-22 1981-12-22 Lead frame device including ceramic encapsulated capacitor and IC chip
US333411 1994-11-02

Publications (2)

Publication Number Publication Date
JPS58111359A JPS58111359A (ja) 1983-07-02
JPS6347353B2 true JPS6347353B2 (ja) 1988-09-21

Family

ID=23302658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57125608A Granted JPS58111359A (ja) 1981-12-22 1982-07-19 集積回路装置

Country Status (6)

Country Link
US (1) US4451845A (ja)
JP (1) JPS58111359A (ja)
CA (1) CA1180823A (ja)
DE (1) DE3230959A1 (ja)
FR (1) FR2518811A1 (ja)
GB (1) GB2112204B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2524712B1 (fr) * 1982-03-31 1985-06-07 Radiotechnique Compelec Circuit hyperfrequence a condensateur integre et application a un circuit d'alimentation
JPS5954249A (ja) * 1982-09-22 1984-03-29 Fujitsu Ltd 半導体装置
US4595945A (en) * 1983-10-21 1986-06-17 At&T Bell Laboratories Plastic package with lead frame crossunder
GB8412674D0 (en) * 1984-05-18 1984-06-27 British Telecomm Integrated circuit chip carrier
JPS61108160A (ja) * 1984-11-01 1986-05-26 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法
FR2584865B1 (fr) * 1985-07-12 1988-06-17 Inf Milit Spatiale Aeronaut Composant electronique comportant un condensateur
US6330164B1 (en) * 1985-10-18 2001-12-11 Formfactor, Inc. Interconnect assemblies and methods including ancillary electronic component connected in immediate proximity of semiconductor device
DE3619636A1 (de) * 1986-06-11 1987-12-17 Bosch Gmbh Robert Gehaeuse fuer integrierte schaltkreise
DE3626151C3 (de) * 1986-08-01 1995-06-14 Siemens Ag Spannungszuführungsanordnung für eine integrierte Halbleiterschaltung
GB2197540B (en) * 1986-11-12 1991-04-17 Murata Manufacturing Co A circuit structure.
US4862322A (en) * 1988-05-02 1989-08-29 Bickford Harry R Double electronic device structure having beam leads solderlessly bonded between contact locations on each device and projecting outwardly from therebetween
DE3900512A1 (de) * 1989-01-10 1990-07-19 Tucker Gmbh Bostik Halbleiterbauelement fuer ein schaltnetzteil
US5103283A (en) * 1989-01-17 1992-04-07 Hite Larry R Packaged integrated circuit with in-cavity decoupling capacitors
US5043533A (en) * 1989-05-08 1991-08-27 Honeywell Inc. Chip package capacitor cover
US5061686A (en) * 1989-05-15 1991-10-29 Hewlett-Packard Company Superconducting power distribution structure for integrated circuits
JPH088330B2 (ja) * 1989-07-19 1996-01-29 日本電気株式会社 Ｌｏｃ型リードフレームを備えた半導体集積回路装置
JP2527828B2 (ja) * 1990-02-27 1996-08-28 三菱電機株式会社 半導体パッケ―ジ
US5049979A (en) * 1990-06-18 1991-09-17 Microelectronics And Computer Technology Corporation Combined flat capacitor and tab integrated circuit chip and method
US5239447A (en) * 1991-09-13 1993-08-24 International Business Machines Corporation Stepped electronic device package
JP3156945B2 (ja) * 1993-03-24 2001-04-16 富士写真フイルム株式会社 リード・フレーム形成用材の作製方法
US5498901A (en) * 1994-08-23 1996-03-12 National Semiconductor Corporation Lead frame having layered conductive planes
US5530284A (en) * 1995-03-06 1996-06-25 Motorola, Inc. Semiconductor leadframe structure compatible with differing bond wire materials
US6046901A (en) * 1998-05-04 2000-04-04 Motorola, Inc. Support structure, electronic assembly
US6664628B2 (en) 1998-07-13 2003-12-16 Formfactor, Inc. Electronic component overlapping dice of unsingulated semiconductor wafer
US6683781B2 (en) * 2002-05-23 2004-01-27 Industrial Technology Research Institute Packaging structure with low switching noises
US6950300B2 (en) * 2003-05-06 2005-09-27 Marvell World Trade Ltd. Ultra low inductance multi layer ceramic capacitor
US8049323B2 (en) * 2007-02-16 2011-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip holder with wafer level redistribution layer
US8890287B2 (en) * 2009-05-29 2014-11-18 Power Gold LLC Integrated nano-farad capacitors and method of formation
US10411498B2 (en) * 2015-10-21 2019-09-10 Allegro Microsystems, Llc Apparatus and methods for extending sensor integrated circuit operation through a power disturbance
US10978897B2 (en) 2018-04-02 2021-04-13 Allegro Microsystems, Llc Systems and methods for suppressing undesirable voltage supply artifacts

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3500066A (en) * 1968-01-10 1970-03-10 Bell Telephone Labor Inc Radio frequency power transistor with individual current limiting control for thermally isolated regions
JPS5332233B1 (ja) * 1968-12-25 1978-09-07
US3846823A (en) * 1971-08-05 1974-11-05 Lucerne Products Inc Semiconductor assembly
US3697666A (en) * 1971-09-24 1972-10-10 Diacon Enclosure for incapsulating electronic components
US4023198A (en) * 1974-08-16 1977-05-10 Motorola, Inc. High frequency, high power semiconductor package
US4249196A (en) * 1978-08-21 1981-02-03 Burroughs Corporation Integrated circuit module with integral capacitor
FR2456388A1 (fr) * 1979-05-10 1980-12-05 Thomson Brandt Microboitier de circuit electronique, et circuit hybride comportant un tel microboitier
JPS568854A (en) * 1979-07-04 1981-01-29 Mitsubishi Electric Corp Package for semiconductor device
FR2489592A1 (fr) * 1980-09-02 1982-03-05 Thomson Csf Micro-boitier ceramique d'encapsulation de circuit electronique
FR2495837A1 (fr) * 1980-12-09 1982-06-11 Thomson Csf Embase de microboitier d'encapsulation et microboitier comportant une telle embase

Also Published As

Publication number Publication date
GB2112204B (en) 1986-08-06
JPS58111359A (ja) 1983-07-02
DE3230959A1 (de) 1983-06-30
GB2112204A (en) 1983-07-13
CA1180823A (en) 1985-01-08
FR2518811B1 (ja) 1985-05-24
US4451845A (en) 1984-05-29
FR2518811A1 (fr) 1983-06-24

Similar Documents

Publication Publication Date Title
JPS6347353B2 (ja)
US4303934A (en) Molded lead frame dual in line package including a hybrid circuit
US5103283A (en) Packaged integrated circuit with in-cavity decoupling capacitors
US5834835A (en) Semiconductor device having an improved structure for storing a semiconductor chip
JPH03225854A (ja) 半導体デバイス及びその製造方法
JPH04212444A (ja) カプセル封じされた電子装置をパッケージした集積回路
JPH0454973B2 (ja)
JP2600366B2 (ja) 半導体チップの実装方法
US5134246A (en) Ceramic-glass integrated circuit package with integral ground and power planes
KR0168424B1 (ko) 공동내에 감결합 캐패시터를 갖는 패키지 집적회로
JPS58219757A (ja) 半導体装置
JPH0221139B2 (ja)
JPS6220707B2 (ja)
JPS6224609A (ja) 減結合コンデンサとその製造方法
EP0241236A2 (en) Cavity package for saw devices and associated electronics
JPS60157243A (ja) 半導体装置
JPH08250651A (ja) 半導体パッケージ
KR20040075683A (ko) 전력용 반도체모듈패키지 및 그 제조방법
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
JPS61284951A (ja) 半導体装置
JPS61152112A (ja) 弾性表面波装置
JPS638620B2 (ja)
JPS6336686Y2 (ja)
JPH04334049A (ja) 半導体装置用パッケージ及びそれを用いた半導体装置
JPS601847A (ja) 混成集積回路