JPS6347882A - 図形処理装置 - Google Patents
図形処理装置Info
- Publication number
- JPS6347882A JPS6347882A JP61192443A JP19244386A JPS6347882A JP S6347882 A JPS6347882 A JP S6347882A JP 61192443 A JP61192443 A JP 61192443A JP 19244386 A JP19244386 A JP 19244386A JP S6347882 A JPS6347882 A JP S6347882A
- Authority
- JP
- Japan
- Prior art keywords
- graphic data
- data
- pattern
- stored
- graphic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
表示部に表示された図形データを見ながら入力部の操作
によって所定の図形データの作成を行う場合、作成され
た図形データが接続データに照合されることでチエツク
され、作成された図形データによる他ネットとのショー
トまたは余剰配線となる誤接続の発生を防止するように
したものである。
によって所定の図形データの作成を行う場合、作成され
た図形データが接続データに照合されることでチエツク
され、作成された図形データによる他ネットとのショー
トまたは余剰配線となる誤接続の発生を防止するように
したものである。
本発明はプリント基板などのパターン配線の図形データ
を作成する図形処理装置に係り、特に、作成された図形
データが配線データによってチエツクされるように形成
した図形処理装置に関する。
を作成する図形処理装置に係り、特に、作成された図形
データが配線データによってチエツクされるように形成
した図形処理装置に関する。
電子装置に広く用いられているプリント基板に対するパ
ターン配線を作成する場合は、そのプリント基板の基準
座標によって、接続すべき個所を指定し、所定のパター
ンの張架が行われるよう図形データの作成を行う。
ターン配線を作成する場合は、そのプリント基板の基準
座標によって、接続すべき個所を指定し、所定のパター
ンの張架が行われるよう図形データの作成を行う。
このような図形データの作成には高密度化されたプリン
ト基板であれば膨大な本数のパターン配線を有するため
、多(の工数を必要とする。
ト基板であれば膨大な本数のパターン配線を有するため
、多(の工数を必要とする。
一方、作成された図形データが他ネットとショートした
り、または、余剰配線となるような誤りがあると、多く
の不良プリント基板を製造することになる。
り、または、余剰配線となるような誤りがあると、多く
の不良プリント基板を製造することになる。
したがって、このようなパターン配線の図形データの作
成に際しては、極力、作成工数が削減され、しかも、誤
りのない図形データが作成されることが強く要望されて
いる。
成に際しては、極力、作成工数が削減され、しかも、誤
りのない図形データが作成されることが強く要望されて
いる。
従来は第3図の従来のブロック図に示すように構成され
ていた。
ていた。
第3図に示すように、入力部1より図形データD1を入
力することで制御部10を介してメモリ部11に格納さ
れ、更に、メモリ部11に格納された図形データD1を
表示部3に表示されるように構成されていた。
力することで制御部10を介してメモリ部11に格納さ
れ、更に、メモリ部11に格納された図形データD1を
表示部3に表示されるように構成されていた。
また、制御部10にはパターン配線を作成するプログラ
ムIOAが内蔵されている。
ムIOAが内蔵されている。
そこで、入力部1によって接続すべき座標を入力するこ
とでプログラムIOAにより所定のプリント基板に対す
るパターン配線の経路が選択され、その経路を示した図
形が表示部3に表示される。
とでプログラムIOAにより所定のプリント基板に対す
るパターン配線の経路が選択され、その経路を示した図
形が表示部3に表示される。
したがって、逐次、座標を入力して図形を追加すること
で図形データの作成が行われる。
で図形データの作成が行われる。
このような図形データの作成では、パターン配線の本数
が多い場合は一本づづ作成していると膨大な工数を要す
るため、例えば、第4図に示すようにプリント基板の所
定個所における接続すべき内容が同じ場合は、同一のパ
ターン配線を行うように複写指定を行うことで図形デー
タの作成が行われるように配慮されている。
が多い場合は一本づづ作成していると膨大な工数を要す
るため、例えば、第4図に示すようにプリント基板の所
定個所における接続すべき内容が同じ場合は、同一のパ
ターン配線を行うように複写指定を行うことで図形デー
タの作成が行われるように配慮されている。
第4図の(a)(b)は図形データの表示画像図である
。
。
第4図の(a)に示すように、座標■、■、■。
■で示される領域に作図されたパターンがこれから作図
する座標■、■、■、■で示される領域と同じであれば
、座標■、■を入力し複写すべき領域を対角で指定し、
座標■を入力して複写位置を領域の左角を指定すること
で、(b)に示すように座標■、■、■、■の領域に複
写によってパターンが作図される。
する座標■、■、■、■で示される領域と同じであれば
、座標■、■を入力し複写すべき領域を対角で指定し、
座標■を入力して複写位置を領域の左角を指定すること
で、(b)に示すように座標■、■、■、■の領域に複
写によってパターンが作図される。
したがって、このような複写による作図を行うと、一つ
づ作図する場合より短時間で図形データの作成を行うこ
とができる。。
づ作図する場合より短時間で図形データの作成を行うこ
とができる。。
また、このような複写先は図に示したように同一の基板
の異なる領域ばかりでなく、他の基板の領域に対しても
行うことができるように配慮されている。
の異なる領域ばかりでなく、他の基板の領域に対しても
行うことができるように配慮されている。
しかし、このような図形データの作成では、特に、複写
によって作図を行う場合は、第5図の(a) (b)
(c)(d)のパターン接続説明図に示す接続が生じる
。
によって作図を行う場合は、第5図の(a) (b)
(c)(d)のパターン接続説明図に示す接続が生じる
。
(a)の場合は、ビンA−AとビンB B間に張架さ
れたパターンを複写すると複写すべきピンC−C間のパ
ターンは同一で良いが、点線で示したビンC−C間を接
続することは他ネットに接続することになるため、接続
することはできない。
れたパターンを複写すると複写すべきピンC−C間のパ
ターンは同一で良いが、点線で示したビンC−C間を接
続することは他ネットに接続することになるため、接続
することはできない。
したがって、点線のパターンは削除する必要が生じる。
また、(b)の場合は、ビンB−Bのパターンが複写に
よって点線で示す空きの個所に接続されるため、余剰パ
ターンとなるため、同様に削除する必要が生じる。
よって点線で示す空きの個所に接続されるため、余剰パ
ターンとなるため、同様に削除する必要が生じる。
更に、(c)(d)の場合は、既に配線されたパターン
P1とP2があるため、ビンB−Bのパターンを複写す
ると(C)ではビンD−DのパターンがパターンP1に
ショートされ、(d)ではビンD−Dのパターンがパタ
ーンP2によってループとなる。
P1とP2があるため、ビンB−Bのパターンを複写す
ると(C)ではビンD−DのパターンがパターンP1に
ショートされ、(d)ではビンD−Dのパターンがパタ
ーンP2によってループとなる。
したがって、(c)(d)のいづれの場合でもビンB−
Bのパターンを複写後は削除する必要がある。
Bのパターンを複写後は削除する必要がある。
このように複写によってパターンを形成した場合は、そ
の都度、信号線の伝播条件によって、特に、配線経路が
指定され、既に張架されたパターンの有無を見ながら作
図を行わなければ成らないため、複写によって作図を行
っても実際には時間を要する問題を有していた。
の都度、信号線の伝播条件によって、特に、配線経路が
指定され、既に張架されたパターンの有無を見ながら作
図を行わなければ成らないため、複写によって作図を行
っても実際には時間を要する問題を有していた。
第1図は本発明の原理ブロック図である。
第1図に示すように、接続すべき個所を示す接続データ
(D2)を格納する第2のメモリ部(4)と、該接続デ
ータ(D2)を第1のメモリ部(2)に格納された図形
データ(DI)とを照合し、照合結果により修正図形デ
ータ(D3)を送出する照合部(5)とを設けると共に
、該修正図形データ(D3)が制御部(7)を介して該
第1のメモリ部(2)に送出されるようにしたものであ
る。
(D2)を格納する第2のメモリ部(4)と、該接続デ
ータ(D2)を第1のメモリ部(2)に格納された図形
データ(DI)とを照合し、照合結果により修正図形デ
ータ(D3)を送出する照合部(5)とを設けると共に
、該修正図形データ(D3)が制御部(7)を介して該
第1のメモリ部(2)に送出されるようにしたものであ
る。
このように構成することによって前述の問題点は解決さ
れる。
れる。
即ち、第1のメモリ部に格納された図形データを第2の
メモリ部に格納された接続データに照合させる照合部を
設けることにより、該図形データを修正して修正図形デ
ータを作成し、その修正図形データによって表示が行わ
れるようにしたものである。
メモリ部に格納された接続データに照合させる照合部を
設けることにより、該図形データを修正して修正図形デ
ータを作成し、その修正図形データによって表示が行わ
れるようにしたものである。
したがって、複写によって作図する際は、既に接続され
たパターンのチエ7りは従来のようにオペレータなどの
人手によって行う必要がなく、図形データと接続データ
との照合によって自動的にチエツクされるため、信頼度
の高い図形データの作成を行うことができる。
たパターンのチエ7りは従来のようにオペレータなどの
人手によって行う必要がなく、図形データと接続データ
との照合によって自動的にチエツクされるため、信頼度
の高い図形データの作成を行うことができる。
[実施例〕
以下本発明を第2図を参考に詳細に説明する。
第2図は本発明による一実施例のブロック図である。企
図を通じて、同一符号は同一対象物を示す。
図を通じて、同一符号は同一対象物を示す。
第2図に示すように、入力部1によって入力された図形
データD1はパターンを作成するプログラム7Aを有す
る制御部7を介して第1のメモリ部2に格納され、更に
、第1のメモリ部2に格納された図形データD1は表示
部3に表示されるようにすると共に、図形データDIは
第2のメモリ部4に格納された接続データD2と照合部
5によって照合され、照合結果によって図形データD1
を修正する必要があれば、修正した修正図形データD3
を修正データメモリ部6に送出し、格納され、制御部7
によって第1のメモリ部2に格納された図形データD1
が修正図形データD3によって書替えられるようにした
ものである。
データD1はパターンを作成するプログラム7Aを有す
る制御部7を介して第1のメモリ部2に格納され、更に
、第1のメモリ部2に格納された図形データD1は表示
部3に表示されるようにすると共に、図形データDIは
第2のメモリ部4に格納された接続データD2と照合部
5によって照合され、照合結果によって図形データD1
を修正する必要があれば、修正した修正図形データD3
を修正データメモリ部6に送出し、格納され、制御部7
によって第1のメモリ部2に格納された図形データD1
が修正図形データD3によって書替えられるようにした
ものである。
そこで、入力部1によって作図されたパターンは、常に
、接続データによってチエツクされるため、前述のよう
に既に張架されたパターンと重複し、ショートまたは余
剰配線となる場合、また、他ネットに接続される場合な
どはそのパターンを除去させることができる。
、接続データによってチエツクされるため、前述のよう
に既に張架されたパターンと重複し、ショートまたは余
剰配線となる場合、また、他ネットに接続される場合な
どはそのパターンを除去させることができる。
したがって、複写によって作図する際に、このような条
件が複写によって指定されても修正図形データによって
修正され、誤配線を防止することができる。
件が複写によって指定されても修正図形データによって
修正され、誤配線を防止することができる。
以上説明したように、本発明によれば、入力部によって
作図された図形データが、接続データによって自動的に
チエツクされるため、作図の都度目視によって既設のパ
ターンの有無などを確認する必要がなくなり、作図が容
易となりる。
作図された図形データが、接続データによって自動的に
チエツクされるため、作図の都度目視によって既設のパ
ターンの有無などを確認する必要がなくなり、作図が容
易となりる。
したがって、従来に比較して、作業工数を短縮すること
ができる。また、複写による作図に際しては、目視によ
って正確にチエツクすることは困難であるため、特に、
有利となり、実用的効果は大である。
ができる。また、複写による作図に際しては、目視によ
って正確にチエツクすることは困難であるため、特に、
有利となり、実用的効果は大である。
第1図は本発明の原理ブロック図。
第2図は本発明による一実施例のブロック図。
第3図は従来のブロック図。
第4図の(a) (b−)は図形データの表示画像図
。 第5図の(a)〜(d)はパターン接続説明図を示す。 図において、 2は第1のメモリ部、 4は第2のメモリ部。 5は照合部、 7は制御部。 Dlは図形データ、 D2は接続データ。 D3は修正図形データを示す。
。 第5図の(a)〜(d)はパターン接続説明図を示す。 図において、 2は第1のメモリ部、 4は第2のメモリ部。 5は照合部、 7は制御部。 Dlは図形データ、 D2は接続データ。 D3は修正図形データを示す。
Claims (1)
- 【特許請求の範囲】 プリント基板の接続パターンを形成する図形データ(D
1)を制御する制御部(7)と、該制御部(7)を介し
て該図形データ(D1)を格納する第1のメモリ部(2
)を備え、所定の入力部を操作することにより該図形デ
ータ(D1)を所定の表示部に表示し、該図形データ(
D1)の作成を行う図形処理装置において、 接続すべき個所を示す接続データ(D2)を格納する第
2のメモリ部(4)と、該接続データ(D2)を前記第
1のメモリ部(2)に格納された前記図形データ(D1
)とを照合し、照合結果により修正図形データ(D3)
を送出する照合部(5)とを設けると共に、 該修正図形データ(D3)が前記制御部(7)を介して
該第1のメモリ部(2)に送出されることを特徴とする
図形処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61192443A JPS6347882A (ja) | 1986-08-18 | 1986-08-18 | 図形処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61192443A JPS6347882A (ja) | 1986-08-18 | 1986-08-18 | 図形処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6347882A true JPS6347882A (ja) | 1988-02-29 |
Family
ID=16291387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61192443A Pending JPS6347882A (ja) | 1986-08-18 | 1986-08-18 | 図形処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6347882A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6126243A (ja) * | 1984-07-16 | 1986-02-05 | Nec Corp | Lsiア−トワ−クデ−タの回路接続照合出力装置 |
| JPS6128163A (ja) * | 1984-07-18 | 1986-02-07 | Nec Corp | 回路接続照合システム |
-
1986
- 1986-08-18 JP JP61192443A patent/JPS6347882A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6126243A (ja) * | 1984-07-16 | 1986-02-05 | Nec Corp | Lsiア−トワ−クデ−タの回路接続照合出力装置 |
| JPS6128163A (ja) * | 1984-07-18 | 1986-02-07 | Nec Corp | 回路接続照合システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63201876A (ja) | 画像処理方法および装置 | |
| JPS62123301A (ja) | 半導体露光パタンデータ検査方法及び検査装置 | |
| JPS6347882A (ja) | 図形処理装置 | |
| JPS63115273A (ja) | Cadシステム | |
| JP2879259B2 (ja) | Cadシステムにおける会話型データ修正装置 | |
| JPH05189509A (ja) | 配電系統図面作成装置 | |
| JP2705469B2 (ja) | マスクデータ作成装置 | |
| JP2525485B2 (ja) | 回路修正方式 | |
| JPH0322089A (ja) | パターン発生装置 | |
| JP2665160B2 (ja) | 多層プリント基板の配線処理装置 | |
| JP2593202B2 (ja) | 多層プリント配線板自動設計装置の自動配線処理装置 | |
| JPS63285634A (ja) | 情報処理装置 | |
| JPH03177939A (ja) | プログラマブルインサーキットエミュレータ | |
| JPH03118665A (ja) | デザインルールチェック方式 | |
| JPH03118664A (ja) | トリム・データ生成方法 | |
| JPH02196376A (ja) | Ews回路図エディタ | |
| JP2697678B2 (ja) | 実装部品のブリッジ検査対象登録方法 | |
| JPH01121931A (ja) | 版数整合検査装置 | |
| JPH0934917A (ja) | 部品番号整列方法 | |
| JPH039479A (ja) | 会話型印刷配線板設計装置 | |
| JPH04205189A (ja) | プリント配線板の設計検査方法 | |
| JPH02222071A (ja) | プリント基板の配線方法ならびに配線装置 | |
| JP2000181948A (ja) | 階層図面設計装置 | |
| JPH03201069A (ja) | 回路モジュール図処理装置 | |
| JPH04299777A (ja) | プリント基板設計装置 |